De alta calidad original mordida del chip CI integrado del microcontrolador de ATMEGA32U4-AU# ATMEL LQFP32 SMD 8
Características
• Alto rendimiento, microcontrolador de 8 bits de la energía baja AVR®
• Arquitectura avanzada del RISC
– 135 instrucciones potentes – la mayoría de la sola ejecución del ciclo de reloj
– 32 x 8 registros de trabajo de fines generales
– Operación completamente estática
– Hasta 16 MIPS de producción en 16 megaciclos
– Multiplicador del ciclo del En-microprocesador 2
• Memorias permanentes del programa y de los datos
– bytes 16/32K del flash Uno mismo-programable del En-sistema (ATmega16U4/ATmega32U4)
– 1.25/2.5K bytes SRAM interno (ATmega16U4/ATmega32U4)
– 512Bytes/1K bytes EEPROM interno (ATmega16U4/ATmega32U4)
– Escriba/los ciclos del borrado: 10.000 Flash/100,000 EEPROM
– Retención de los datos: 20 años en 85°C/100 años en 25°C (1)
– Sección opcional del código de la bota con el En-sistema independiente de los pedazos de la cerradura que programa por programa de la bota del En-microprocesador
Verdad Lectura-Mientras que-escriba la operación. Todas las piezas suministradas se preprograman con un cargador de arranque del defecto USB
– Cerradura programada para la seguridad del software
• Interfaz de JTAG (estándar 1149,1 de IEEE obediente)
– capacidades de la Límite-exploración según el estándar de JTAG
– En-microprocesador extenso eliminar errores de la ayuda
– Programación del flash, de EEPROM, de fusibles, y de pedazos de la cerradura a través del interfaz de JTAG
• Lleno-velocidad del USB 2,0/módulo de poca velocidad del dispositivo con la interrupción en la realización de la transferencia
– Cumple completamente con el Rev 2,0 de la especificación del bus de serie universal
– Tasas de transferencia de los datos de las ayudas hasta 12 mbit/s y 1,5 mbit/s
– Punto final 0 para las transferencias de control: hasta 64 bytes
– 6 puntos finales programables con EN o fuera de direcciones y con bulto, la interrupción o transferencias isócronas
– Las puntos finales configurables clasifican hasta 256 bytes en modo doble del banco
– Completamente - 832 bytes independientes USB DPRAM para la asignación de memoria de la punto final
– Suspenda/las interrupciones del curriculum vitae
– la CPU reajustó posible en la detección del reset del autobús del USB
– 48 megaciclos de PLL para la operación del autobús de la Lleno-velocidad
– Conexión/desconexión del autobús del USB en la petición del microcontrolador
– Operación del cristal-menos para el modo de poca velocidad
Tehcnology Co., Ltd. de la electrónica de la tienda de delicatessen
www.zd_zd_icmemorychip.com
www.deli-ic.com
Correo electrónico: sales3@deli-ic.com
Skype: hkdeli881
Contacto: VIVI-CHEN
