Terminal celular fijo de LM3S102 G/M
Buen no costoso, el advenimiento de la invasión barata del BRAZO LM3S102 al campo de 8 bits del microcontrolador de 32 bits y de 16 bits, microcontrolador de 8KFlash +2 KSRAM ciertamente más de 10 dólares.
Mire la frecuencia 20MHZ, eficacia 1.25MIPS de la puesta en práctica, con una profundidad de 16 primero en entrar, primero en salir, UART, velocidad del 1M con primero en entrar, primero en salir, SPI, usted puede acelerar más de 300 reguladores de K IIC, así como los contadores de tiempo duales, programación en línea de destello interna…… el funcionamiento están también lejos del microcontrolador de 8 bits y de 16 bits comparable.
Nuestro tablero del desarrollo LM3S102 que cubre casi todos los dispositivos del microprocesador-microprocesador, y los microprocesadores no es como delicioso y barato costoso. Los amigos familiares con el microcontrolador suben con nuestro acceso rápido al desarrollo del BRAZO.
Recursos de hardware del tablero del desarrollo:
1 módulo del LCD de la matriz de punto del color 84x48 puede exhibir gráficos y el texto. Conectado con el microprocesador a través del puerto de SPI.
2, un zumbador usado como pruebas de salida de GPIO.
3, tubo luminescente 1 del LED, como pruebas de una salida de GPIO.
4, 24 C02 uno, usados para la prueba de I2C.
5, MAX232 microprocesador uno, para el traductor de 232 niveles, hacen la prueba de las comunicaciones RS232.
6, una entrada dominante para la prueba de entrada de GPIO.
7, un botón de reinicio.
8, un interruptor.
9, el perno JTAG del estándar 20 eliminan errores del interfaz.
Ejemplos del código fuente del software:
1, prueba de salida de GPIO, LED LED ligero.
2, el experimento de la salida del contador de tiempo PWM, contraluz ligero del LCD.
3, prueba de SSI (SPI), conduciendo la pantalla LCD.
4, prueba de entrada de GPIO, aceptan las llaves y conducen el zumbador.
5, prueba de I2C, leen y escriben 24C02.
6, comunicación serial RS232.
7, la prueba del contador de tiempo.
8, la prueba del comparador.
prueba de funcionamiento de 9 pedazos.
Etc.
El ejemplo del tablero del desarrollo usando el MDK de Keil hace el entorno de desarrollo, demostrando el Cortex-M3 con métodos del depuración ULINK1.
El microcontrolador LM3S102 incluye las características de producto siguientes:
funcionamiento de 32 bits del RISC
- ¿Uso para los pequeños usos integrados y el BRAZO de 32 bits optimizado? Estructura de CortexTM-M3 v7M
- ¿Pulgar compatible? La base del procesador del sistema de instrucción de Thumb-2-specific, puede aumentar densidad del código
operación de -20-MHz
- el Solo-ciclo se multiplican y la división del hardware
- Interrupción jerarquizada integrada del regulador de interrupción Vectored que dirige para proporcionar claramente
-14 interrupción, con la prioridad 8
- Acceso a datos sin alinear, para poder comprimir eficientemente datos en memoria
- Procesamiento muy sutil del pedazo (pedazo-bandas) puede maximizar el uso de la memoria, y proporciona control periférico innovador
Memoria interna
flash del solo-ciclo de -8KB
Gestión del usuario de la protección de destello del bloque al tamaño de bloque 2KB basado
Datos de gestión programados de destello del usuario
Bloques y gestión protegidos flash definido por el usario
solo-ciclo SRAM de -2KB
Contador de tiempo universal
-2 los contadores de tiempo, cada uno se pueden configurar como un contador de tiempo de 32 bits o dos contadores de tiempo de 16 bits
-32 modo del contador de tiempo del pedazo:
Contador de tiempo (paso a paso) paso a paso programable
Contador de tiempo periódico programable
Usando un reloj del externo 32.768-KHz como la entrada del reloj en tiempo real
En el ciclo y el modo paso a paso durante el depuración, cuando el regulador de modo que la suspensión de CPU (alto) suspendiera operaciones cuando la bandera válida
(Atasco) permita al usuario controlar
-16 modo del contador de tiempo del pedazo
Con el prescaler de 8 bits de fines generales del contador de tiempo
Contador de tiempo paso a paso programable
Contador de tiempo periódico programable
Durante el depuración, cuando el regulador de modo que la suspensión de la suspensión válida de la muestra de la CPU (alto) de las operaciones (atasco) por el usuario para controlar
Pueda
-16 modos de la captura de la entrada del pedazo
Captura de la cuenta del borde de la entrada
Captura del tiempo del borde de la entrada
-16 modo del pedazo PWM
El modo simple de PWM, señal de PWM hizo salir la inversión de la programación
Empresa del BRAZO para seguir el reloj de vigilancia estándar
- Cargue el registro con abajo un contador de 32 bits programable
- Un perro guardián independiente con un reloj permite
- Interrupción programable con lógica de la generación de la interrupción
- La protección del registro de la cerradura proporcionó para prevenir el software del fugitivo (fugitivo) de la situación
- Con permita/la neutralización reajustar lógica de la generación
- Durante el depuración, cuando el regulador de modo que la suspensión de la suspensión válida de la muestra de la CPU (alto) de las operaciones (atasco) por el usuario para controlar
Pueda
Interfaz en serie síncrona (SSI)
- Operación principal o auxiliar
- Tasa de bits y prescale programables del reloj
- Separate transmite y recibe primero en entrar, primero en salir, 16 pedazos de par en par, la célula 8 profundamente
- Freescale SPI, MICROWIRE, u operación programable síncrona del interfaz de la interfaz en serie de Texas Instruments
- A partir del 4 al tamaño de marco programable de 16 bits de datos
- Para el diagnóstico/elimine errores del modo de prueba interno de prueba de loopback
UART
- 16C550-type completamente programable UART
- Independiente 16 x 8 transmisión (Tx) y 16 X12 receptores (Rx) primero en entrar, primero en salir, reducir el cargamento del servicio de la interrupción de la CPU
- Con un divisor fraccionario programable del generador de velocidad
- Longitud programable del primero en entrar, primero en salir, incluyendo la operación de 1 byte para proporcionar la profundidad del interfaz doble-protegido usado
- Puntos del disparador del primero en entrar, primero en salir en 1/8, 1/4, el 1/2, 3/4 y 7/8
- Para el comienzo, la parada y la paridad de los pedazos estándar de la comunicación asincrónica
- Error - comienzo - detección del pedazo
- Generación y detección del salto de línea
Comparador análogo
- Salida configurable para conducir el perno de la salida o para generar una interrupción
- La entrada externa del perno al perno externo entró o a programable interno que la referencia del voltaje comparada
I2C
- En modo estándar, el amo y el esclavo reciben y transmiten la operación de la transmisión acelera a 100Kbps; en modo de alta velocidad, la velocidad de la transmisión
Hasta 400Kbps
- Generación de la interrupción
- Anfitrión con el arbitraje y sincronización del reloj, ayuda del multi-anfitrión, y modo de dirección de 7 pedazos
GPIO
- Hasta 18 GPIO, dependiendo de la configuración
- Generación programable de la interrupción como detección borde-accionada o llana
- Haber leído y escribe operaciones a través de la línea máscara de la dirección del pedazo
- Configuración del puerto de GPIO del control programable
Débil levante o resistor del tirón-abajo
puerto de la impulsión 2-mA, 4-mA, y 8-mA
La cuesta del control de la impulsión 8-mA
El dren abierto permite
La entrada de Digitaces permite
Poder
- regulador linear del En-microprocesador (LDO), con 2.25V usuario-ajustable ~ salida programable 2.75V
- Opciones de baja potencia en regulador: Sueño y modo de sueño profundo
- Opciones de baja potencia para los periférico: el software controla el cierre de periférico individuales
- La detección no regulada del voltaje de LDO con la función de reset automática es permitida por el usuario controlar
- fuente de alimentación 3.3V con la detección del apagón, divulgando vía la interrupción o reajustada la situación de
Fuentes flexibles del reset
- Poder-en el reset (POR)
- Reajuste el perno válido
- Las alarmas del detector del poder-abajo (BOR) al sistema accionan abajo
- Reset del software
- Reset del reloj de vigilancia
- El regulador linear interno (LDO) hecho salir llega a ser inestable
Otras características
-6 una fuente del reset
- Control de código fuente programable del reloj
- Registre bloquear a los periférico individuales para los ahorros del poder
- Regulador de (TAP) del puerto de acceso de la prueba de IEEE 1149.1-1990
- JTAG y la línea interfaz serial eliminan errores a través del acceso
- Exploración completa del límite de JTAG
Paquete
- Conformidad de RoHS para 28 - paquete del perno SOIC
- Temperatura de funcionamiento comercial e industrial
