Tarjeta de captura de la tarjeta de captura del PCI de la plataforma del desarrollo de productos del PCI y de LVDS (RPDP-PCI y LVDS) LVDS
Productos [de la ubicación]
desarrollo de adquisición de datos de alta velocidad PCI-basado de la tarjeta
LVDS interfaz-basó la tarjeta de adquisición de datos y de proceso de alta velocidad;
Acelerador del algoritmo;
[Características]
Proporcione una solución completa de FPGA + del PCI, funcionamiento estable, buena compatibilidad;
Proporcione un diseño completo de la referencia, incluyendo el código de FPGA, conductores, usos, el etc., puede ser utilizado como desarrollo de proyecto de la plantilla;
La capacidad de conversión a escala, y puede ampliar las tarjetas audios de entrada y de la salida, las tarjetas de la entrada de video y de la salida, el ANUNCIO de alta velocidad, DA, el etc.
[Lista del producto]
1 tablero a de RPDP-PCI y de LVDS
2 ByteBlasterII 1 cable de la transferencia directa
disco a juego 1 del DVD 3
4 5V, alimentación 1A fuente 1
[Recursos de hardware]
1 microprocesador de FPGA:
Edición estándar: EP1C6Q240, incluyendo 12, 060 LEs, el equivalente de cerca de 150, 000
Más: EP1C12Q240, incluyendo 12, 060 LEs, el equivalente de cerca de 300, 000
microprocesador de 2 configuraciones:
Edición estándar: EPCS1, memoria 1Mbit de apoyar dos modos de la configuración de las clases de COMO y de JTAG
Más: EPCS4, memoria 4Mbit de apoyar dos modos de la configuración de las clases de COMO y de JTAG
velocidad SDARM del byte de 3 8M
Un × 32Bit SDRAM, 4 de los 2M un banco, el máximo escribe la velocidad de 166MHz;
Interfaz de la extensión de 4 LVDS (conector DB62)
Provide proporciona:
salida de la señal 12-LVDS;
entrada de señal 12-LVDS;
señal 12-LVTTL (entrada-salida programable)
Interfaz de la extensión de 5 RedLogic (interfaz VME48)
32 señales de LVTTL de proporcionar, incluyendo entrada de reloj dedicada y la manera hasta el final a la salida de reloj dedicada por los tableros de una extensión correspondientes pueden ser usos alcanzados del vídeo, audios y de alta velocidad del ANUNCIO/DA. Los usuarios pueden también desarrollar su propia definición del tablero del interfaz.
Paquete [del software]
Herramientas de un desarrollo relacionadas
2 ejemplos y desarrollos de la documentación
3 FPGA y biblioteca del diseño de ASIC
[Documentos del diseño]
1 manual del usuario del tablero del desarrollo
2 diagramas esquemáticos del tablero del desarrollo (formato de Protel99SE)
3 QuartusII y guía y tutorial de instalación de NIOSII IDE
hoja de 4 datos principal del microprocesador y el modelo de la simulación (lengua de Verilog HDL a describir)
Desarrollo [del caso]
·Algoritmo el descifrar BASE64
Codificación Base64
Base64 es la red más común para la transmisión de 8Bit una codificación del código del byte, nosotros puede ver RFC2045 ~ RFC2049, IMITAN sobre especificaciones detalladas.
8Bit Base64 exigidos de cada tres bytes en cuatro bytes 6Bit (3 * 8 = 4 * 6 = 24), y entonces añaden otros dos altos 6Bit 0, 8Bit integrado por cuatro bytes, que es que la teoría convertida de la secuencia será más larga que el 1 original/3.
El diseño se termina el algoritmo el descifrar BASE64 de los procedimientos del diseño y de la verificación de FPGA.
·De adquisición de datos
FPGA internamente generó el origen de datos, programa del anfitrión-lado para responder a la tarjeta del pci publicada por la señal de la interrupción, el hardware en los datos se transfiere al tablero del anfitrión, y los datos correspondientes se exhiben en el interfaz y los marcos de datos recibidos. Recibirá los datos al disco para ver.
Experimenta no-PCI una carpa del control LED
Experimento II SDRAM, captura del PCI fuera
El experimento 3 PCI-basó la carpa del LED
El experimento 4 PCI-basó fuente de la transmisión de datos
El experimento 5 SDRAM PCI-basó la adquisición
