Condiciones de pago :T/T, Western Union, Paypal, garantía comercial, tarjeta de crédito
Capacidad de la fuente :382 PC
Plazo de expedición :3-5 día
Detalles de empaquetado :Empaquetado del estándar internacional
Categoría :Lógica programable ICs
Condición :Original 100%, a estrenar y original, nueva
Número de I/Os :Entrada-salida 240
Producto :Virtex-4
Paquete/caso :FBGA-363
RAM distribuido :kbit 168
Bloque integrado RAM - EBR :kbit 1296
Frecuencia de funcionamiento máxima :500 megaciclos
Servicio :BOM Kitting
Plazo de ejecución :En existencia, contacto nosotros
more
Contacta
Add to Cart
Buscar vídeos similares
Ver descripción del producto
Entrada-salida Virtex-4 de XC4VLX25-11SFG363I IC FPGA FBGA-363 240
Cualidad de producto
Valor del atributo
Xilinx
FPGA - Arsenal de puerta programable del campo
Virtex-4
24192
Entrada-salida 240
1,2 V
- 40 C
+ 100 C
SMD/SMT
FBGA-363
Serie:
XC4VLX25
Marca:
Xilinx
RAM distribuido:
kbit 168
Bloque integrado RAM - EBR:
kbit 1296
Frecuencia de funcionamiento máxima:
500 megaciclos
Humedad sensible:
Sí
Tipo de producto:
FPGA - Arsenal de puerta programable del campo
Cantidad del paquete de la fábrica:
1
Subcategoría:
Lógica programable ICs
Marca registrada:
Virtex
Peso de unidad:
5,500445 onzas
Resumen de las características de Virtex-4 FPGA
• Smart RAM Memory Hierarchy - RAM distribuido - bloques del Dual-puerto 18-Kbit RAM · Etapas opcionales de la tubería · La lógica programable opcional del primero en entrar, primero en salir remaps automáticamente las señales de RAM como señales del primero en entrar, primero en salir - El interfaz de la memoria de alta velocidad apoya RDA y DDR-2 SDRAM, QDR-II, y RLDRAM-II.
• voltaje de la base 1.2V
• Flip-Chip Packaging incluyendo opciones Pb-libres del paquete
• Operación de terminación única o del diferencial programable (LVDS) • Bloque entrado con una sola tarifa de datos opcional (SDR) o el registro doble de la tarifa de datos (RDA) • Bloque de salida con un registro opcional del SDR o de RDA • Bloque bidireccional • conjunto de circuitos del deskew del Por-pedazo • Entrada-salida dedicada y recursos de sincronización regionales • Construido en serializador/deserializer de los datos
Los registros de IOB son D-tipo borde-accionado balanceos o cierres nivel-sensibles. IOBs apoya los estándares de terminación única siguientes: • LVTTL • LVCMOS (3.3V, 2.5V, 1.8V, y 1.5V) • PCI (33 y 66 megaciclos) • PCI-X • GTL y GTLP • HSTL 1.5V y 1.8V (clase I, II, III, e IV) • SSTL 1.8V y 2.5V (clase yo e II)
