Condiciones de pago :T/T, Western Union, Paypal, garantía comercial, tarjeta de crédito
Capacidad de la fuente :186 PC
Plazo de expedición :3-5 día
Detalles de empaquetado :Empaquetado del estándar internacional
Categoría :Lógica programable ICs
Condición :Original 100%, a estrenar y original, nueva
Número de I/Os :Entrada-salida 360
Producto :Virtex-5
Paquete/caso :FBGA-665
RAM distribuido :kbit 820
Bloque integrado RAM - EBR :kbit 5328
Frecuencia de funcionamiento máxima :550 megaciclos
Servicio :BOM Kitting
Plazo de ejecución :En existencia, contacto nosotros
more
Contacta
Add to Cart
Buscar vídeos similares
Ver descripción del producto
Entrada-salida 550 megaciclo Virtex-5 de XC5VFX70T-2FFG665I IC FPGA FBGA-665 360
Cualidad de producto
Valor del atributo
Xilinx
FPGA - Arsenal de puerta programable del campo
Virtex-5
Entrada-salida 360
1 V
- 40 C
+ 100 C
SMD/SMT
FBGA-665
Tarifa de datos:
6,5 Gb/s
Serie:
XC5VFX70T
Marca:
Xilinx
RAM distribuido:
kbit 820
Bloque integrado RAM - EBR:
kbit 5328
Frecuencia de funcionamiento máxima:
550 megaciclos
Humedad sensible:
Sí
Número de transmisores-receptores:
Transmisor-receptor 16
Tipo de producto:
FPGA - Arsenal de puerta programable del campo
Cantidad del paquete de la fábrica:
1
Subcategoría:
Lógica programable ICs
Marca registrada:
Virtex
550 megaciclos integraron memoria del bloque
• Mbits hasta 16,4 de la memoria integrada del bloque • bloques 36-Kbit con el modo dual opcional 18-Kbit • Células verdaderas de RAM del dual-puerto
• Selección portuaria independiente de la anchura (x1 a x72) − hasta el total x36 por el puerto para la operación portuaria dual verdadera − hasta el total x72 por el puerto para la operación portuaria dual simple (un puerto y uno de la lectura escriben portuario) Pedazos de la memoria del − más paridad/ayuda de la memoria del banda lateral para las anchuras x9, x18, x36, y x72 Configuraciones del − de 32K x 1 a 512 x 72 (8K x 4 a 512 x 72 para la operación del primero en entrar, primero en salir)
• Lógica de la ayuda de Multirate primero en entrar, primero en salir Bandera llena y vacía del − con las banderas casi llenas y casi vacías completamente programables
Resumen de las características de Virtex-5 FPGA
• Hasta seis tejas de la gestión del reloj (CMTs) El − por cada uno CMT contiene dos DCMs y un PLL-up a dieciocho generadores de reloj totales − flexible DCM--PLL o PLL--DCM a la cascada Deskew del reloj de la precisión del − y desplazamiento de fase Síntesis flexible de la frecuencia del − Modos de funcionamiento múltiples del − para facilitar decisiones de equilibrio del funcionamiento Frecuencia máxima mejorada − de la entrada-salida Resolución defasadora de grano fino del − El − entró la filtración de la inquietud Operación de baja potencia del − Gama ancha del desplazamiento de fase del −
• Estructura de árbol del reloj diferenciado para la sincronización optimizada de la bajo-inquietud y el ciclo de trabajo exacto • 32 redes globales del reloj • Regional, entrada-salida, y relojes locales además de los relojes globales
