Condiciones de pago :T/T, Western Union, Paypal, garantía comercial, tarjeta de crédito
Capacidad de la fuente :328 PC
Plazo de expedición :3-5 día
Detalles de empaquetado :Empaquetado del estándar internacional
Categoría :Lógica programable ICs
Condición :Original 100%, a estrenar y original, nueva
Número de I/Os :Entrada-salida 680
Producto :Virtex-5
Paquete/caso :FCBGA-1738
RAM distribuido :kbit 1240
Bloque integrado RAM - EBR :kbit 8208
Tarifa de datos :6,5 Gb/s
Servicio :BOM Kitting
Plazo de ejecución :En existencia, contacto nosotros
more
Contacta
Add to Cart
Buscar vídeos similares
Ver descripción del producto
Arsenal de puerta programable del campo de XC5VFX100T-1FF1738C IC FPGA FCBGA-1738
Cualidad de producto
Valor del atributo
Xilinx
FPGA - Arsenal de puerta programable del campo
Virtex-5
Entrada-salida 680
1 V
0 C
+ 85 C
SMD/SMT
FCBGA-1738
Tarifa de datos:
6,5 Gb/s
Serie:
XC5VFX100T
Marca:
Xilinx
RAM distribuido:
kbit 1240
Bloque integrado RAM - EBR:
kbit 8208
Frecuencia de funcionamiento máxima:
550 megaciclos
Humedad sensible:
Sí
Número de transmisores-receptores:
Transmisor-receptor 16
Tipo de producto:
FPGA - Arsenal de puerta programable del campo
Cantidad del paquete de la fábrica:
1
Subcategoría:
Lógica programable ICs
Marca registrada:
Virtex
Resumen de las características de Virtex-5 FPGA
• Cinco plataformas LX, LXT, SXT, TXT, y FXT − Virtex-5 LX: Usos generales de alto rendimiento de la lógica − Virtex-5 LXT: Lógica de alto rendimiento con conectividad serial avanzada − Virtex-5 SXT: Usos de alto rendimiento del tratamiento de señales con conectividad serial avanzada − Virtex-5 TXT: Sistemas de alto rendimiento con conectividad serial avanzada de doble densidad − Virtex-5 FXT: Sistemas integrados de alto rendimiento con conectividad serial avanzada
• Compatibilidad de la interplataforma El − LXT, los dispositivos de SXT, y de FXT son huella compatible en el mismo paquete usando reguladores de voltaje ajustables
• La mayoría del avanzado, de alto rendimiento, óptimo-utilización, tela de FPGA Tecnología real de la tabla de operaciones de búsqueda de 6 entradas del − (LUT) Opción dual 5-LUT del − Encaminamiento mejorada − del reducir-salto opción distribuida 64-bit de RAM del − Opción del − SRL32/Dual SRL16 • Sincronización potente de la teja de la gestión del reloj (CMT) Bloques del encargado de reloj de Digitaces del − (DCM) para proteger del retraso, la síntesis de la frecuencia, y el reloj cero defasador Los bloques del − PLL para la entrada están inquietos filtrando, protegiendo cero del retraso, síntesis de la frecuencia, y división fase-hecho juego del reloj
