CHUANGXINDA ELECTRONICS-TECH CO., LIMITÓ

CHUANGXINDA ELECTRONICS-TECH CO., LIMITED

Manufacturer from China
Miembro activo
5 Años
Casa / Productos / ALTERA FPGA Chip /

Entrada-salida Stratix V GX de 5SGXMABN2F45I2LN 850mV 840

Contacta
CHUANGXINDA ELECTRONICS-TECH CO., LIMITÓ
Ciudad:shenzhen
Provincia / Estado:guangdong
País/Región:china
Persona de contacto:CXDA-FPGA
Contacta

Entrada-salida Stratix V GX de 5SGXMABN2F45I2LN 850mV 840

Preguntar último precio
Number modelo :5SGXMABN2F45I2LN
Cantidad de orden mínima :1 PCS
Condiciones de pago :T/T, Western Union, Paypal, garantía comercial, tarjeta de crédito
Capacidad de la fuente :108 PC
Plazo de expedición :3-5 día
Detalles de empaquetado :Empaquetado del estándar internacional
Categoría :IC FPGA
Condición :Original 100%, a estrenar y original, nueva
Serie :Stratix V GX
Número de bloques del arsenal de lógica - laboratorios :359200
Número de I/Os :Entrada-salida 840
Voltaje de fuente de funcionamiento :850 milivoltio
Paquete/caso :FBGA-1932
Tarifa de datos :14,1 Gb/s
Servicio :BOM Kitting
Plazo de ejecución :En existencia, contacto nosotros
more
Contacta

Add to Cart

Buscar vídeos similares
Ver descripción del producto

Entrada-salida Stratix V GX del microprocesador FBGA-1932 840 de 5SGXMABN2F45I2LN ALTERA FPGA
 

Cualidad de producto Valor del atributo
Intel
FPGA - Arsenal de puerta programable del campo
Stratix V GX
952000
359200
Entrada-salida 840
850 milivoltio
- 40 C
+ 85 C
SMD/SMT
FBGA-1932
Bandeja
Tarifa de datos: 14,1 Gb/s
Serie: Stratix V GX 5SGXAB
Marca: Intel/Altera
Humedad sensible:
Número de transmisores-receptores: Transmisor-receptor 48
Tipo de producto: FPGA - Arsenal de puerta programable del campo
Cantidad del paquete de la fábrica: 12
Subcategoría: Lógica programable ICs
Memoria total: 62,96 Mbit
Marca registrada: Stratix V FPGA
Parte # alias: 966585

 

Stratix V ofrece el resumen• tecnología de proceso de 28 nanómetro TSMC
• ALM aumentado con cuatro registros
• Mejorado el encaminamiento de arquitectura reduce la congestión y mejora para compilar épocas
• M20K: 20-Kbit con el código de la corrección del hard error (ECC)
• MLAB: pedazo 640
• Funcionamiento de hasta 600 megaciclos
• Nuevos 27x27 nativos multiplican modo
• acumulador y cascada 64-bit para las respuestas de impulso finitas sistólicas (abetos)
• Memoria interna integrada del coeficiente
• la Pre-serpiente/sustractor mejora eficacia
• 1.6-Gbps LVDS
• interfaz externo de la memoria 1,066-MHz
• terminación del En-microprocesador (OCT)
• 1.2-V a 3.3-V que interconecta para todos los dispositivos de Stratix V
• Protocol stack Gen3, Gen2, y Gen1 de PCIe, punto final x1/x2/x4/x8 y puerto completos de la raíz
• Substrato de codificación físico de Interlaken (PCS)
• Gigabit Ethernet (GbE) y XAUI PCS
• 10G Ethernet PCS
• RapidIO® serial (SRIO) PCS
• Interfaz de radio público común (CPRI) PCS
• Establecimiento de una red óptico pasivo del gigabit (GPON) PCS



 

 Entrada-salida Stratix V GX de 5SGXMABN2F45I2LN 850mV 840

Carro de la investigación 0