Condiciones de pago :T/T, Western Union, Paypal, garantía comercial, tarjeta de crédito
Capacidad de la fuente :245 PC
Plazo de expedición :3-5 día
Detalles de empaquetado :Empaquetado del estándar internacional
Categoría :Lógica programable ICs
Condición :Original 100%, a estrenar y original, nueva
Número de I/Os :Entrada-salida 448
Producto :Virtex-4
Paquete/caso :FBGA-668
RAM distribuido :kbit 288
Bloque integrado RAM - EBR :kbit 1728
Frecuencia de funcionamiento máxima :500 megaciclos
Servicio :BOM Kitting
Plazo de ejecución :En existencia, contacto nosotros
more
Contacta
Add to Cart
Buscar vídeos similares
Ver descripción del producto
Entrada-salida Virtex-4 del microprocesador FBGA-668 448 de XC4VLX40-11FF668I Xilinx FPGA
Cualidad de producto
Valor del atributo
Xilinx
FPGA - Arsenal de puerta programable del campo
Virtex-4
41472
Entrada-salida 448
1,2 V
- 40 C
+ 100 C
SMD/SMT
FBGA-668
Serie:
XC4VLX40
Marca:
Xilinx
RAM distribuido:
kbit 288
Bloque integrado RAM - EBR:
kbit 1728
Frecuencia de funcionamiento máxima:
500 megaciclos
Humedad sensible:
Sí
Tipo de producto:
FPGA - Arsenal de puerta programable del campo
Cantidad del paquete de la fábrica:
1
Subcategoría:
Lógica programable ICs
Marca registrada:
Virtex
Resumen de las características de Virtex-4 FPGA
• Flip-Chip Packaging incluyendo opciones Pb-libres del paquete
• Operación de terminación única o del diferencial programable (LVDS) • Bloque entrado con una sola tarifa de datos opcional (SDR) o el registro doble de la tarifa de datos (RDA) • Bloque de salida con un registro opcional del SDR o de RDA • Bloque bidireccional • conjunto de circuitos del deskew del Por-pedazo • Entrada-salida dedicada y recursos de sincronización regionales • Construido en serializador/deserializer de los datos
• Rebanada de XtremeDSP™ - 18 x 18, el complemento de los two, firmaron multiplicador - Etapas opcionales de la tubería - Acumulador incorporado (48-bit) y serpiente/restador
• Tecnología de SelectIO™ - 1.5V a la operación de la entrada-salida 3.3V - Tecnología fuente-síncrona incorporada de ChipSync™ - Terminación activa de control digital de la impedancia (DCI) - Actividades bancarias granulosas finas de la entrada-salida (configuración en un banco)
Los registros de IOB son D-tipo borde-accionado balanceos o cierres nivel-sensibles. IOBs apoya los estándares de terminación única siguientes: • LVTTL • LVCMOS (3.3V, 2.5V, 1.8V, y 1.5V) • PCI (33 y 66 megaciclos) • PCI-X • GTL y GTLP • HSTL 1.5V y 1.8V (clase I, II, III, e IV) • SSTL 1.8V y 2.5V (clase yo e II)
