LPC1768FBD100 MCU salta el FLASH 100LQFP de IC MCU 32BIT 512KB
Descripciones de producto:
Los LPC1769/68/67/66/65/64/63 son el BRAZO Cortex-M3 basaron los microcontroladores para
usos integrados que ofrecen un nivel de la integración y del bajo consumo de energía.
El brazo Cortex-M3 es una base de la siguiente generación tales como la cual ofrece aumentos de sistema
aumentado elimine errores de características y de alto nivel de la integración del bloque de la ayuda.
Los LPC1768/67/66/65/64/63 actúan en las frecuencias de la CPU de hasta 100 megaciclos.
LPC1769 actúa en las frecuencias de la CPU de hasta 120 megaciclos. La CPU del brazo Cortex-M3
incorpora una tubería de 3 etapas y utiliza una arquitectura de Harvard con local separado
ómnibus de la instrucción y de datos así como un tercer autobús para los periférico. La CPU del brazo Cortex-M3
también incluye una unidad interna del prefetch que apoye la ramificación especulativa.
El complemento periférico del LPC1769/68/67/66/65/64/63 incluye el kB hasta 512 de
memoria Flash, kB hasta 64 de la memoria de los datos, Ethernet MAC, dispositivo USB/Host/OTG
interfaz, controlador dma de fines generales de 8 canales, 4 UARTs, 2 canales de la PODER, 2 SSP
reguladores, interfaz de SPI, 3 yo 2 interfaces del C-autobús, entrada 2 más la salida 2 yo interfaz de 2 S-autobuses,
8 pedazo ADC, 10 pedazo DAC, control de motor PWM, interfaz del canal 12 del codificador de la cuadratura,
cuatro contadores de tiempo de fines generales, 6 salida PWM de fines generales, tiempo real ultrabajo del poder
Reloj (RTC) con la fuente de batería separada, y hasta 70 pernos de fines generales de la entrada-salida.
Los LPC1769/68/67/66/65/64/63 son perno-compatibles 100 al perno LPC236x Arm7-based
serie del microcontrolador.
Características:
el arma el procesador Cortex-M3, corriendo en las frecuencias de hasta 100 megaciclos
(LPC1768/67/66/65/64/63) o de hasta 120 megaciclos (LPC1769). Una unidad de la protección de memoria
(MPU) se incluye el apoyo de ocho regiones.
el accesorio del brazo Cortex-M3 del jerarquizó el regulador de interrupción Vectored (NVIC).
memoria programada del flash del en-microprocesador de hasta 512 kB. Acelerador aumentado de memoria Flash
permite la operación de alta velocidad de 120 megaciclos con los estados de espera cero.
programación del En-sistema del (ISP) y En-uso que programa (IAP) vía en-microprocesador
software del cargador de arranque.
el En-microprocesador SRAM del incluye:
32/16 kB de SRAM en la CPU con el ómnibus del código local/de datos para la CPU de alto rendimiento
acceso.
bloques de dos/un 16 SRAM del kB con los caminos de acceso separados para una producción más alta.
Estos bloques de SRAM se pueden utilizar para la memoria de Ethernet, del USB, y del acceso directo de memoria, así como
para la instrucción de la CPU y el almacenamiento de datos de fines generales.
controlador dma de fines generales del canal del ocho (GPDMA) en el AHB de múltiples capas
matriz que se puede utilizar con el SSP, el S-autobús de I 2, UART, de analógico a digital y
Periférico del convertidor de digital a analógico, señales del partido del contador de tiempo, y para
transferencias de la memoria-a-memoria.
la interconexión de múltiples capas de la matriz del AHB proporciona un autobús separado para cada amo de AHB.
Los amos de AHB incluyen la CPU, controlador dma de fines generales, Ethernet MAC, y
la interfaz USB. Esta interconexión proporciona la comunicación sin el arbitraje
retrasos.
el autobús de la fractura APB del permite la alta producción con pocas paradas entre la CPU y el acceso directo de memoria.
Parametrics:
Usos
sistemas de alarma eMetering del del
que enciende electrodomésticos del
control de motor industrial del del establecimiento de una red del
LPC1769 LPC1768
LPC1767 LPC1766
LPC1765 LPC1764 LPC1763
