Grupo de ChongMing (HK) Co. internacional, Ltd

CHONGMING GROUP (HK) INT'L CO., LTD.

Manufacturer from China
Miembro activo
3 Años
Casa / Productos / Integrated Circuit Chips /

IDT5V928PGGI 24-TSSOP SMD empaquetó nuevo de Gernerator del reloj de IC y original octales

Contacta
Grupo de ChongMing (HK) Co. internacional, Ltd
Ciudad:shenzhen
País/Región:china
Persona de contacto:MsDoris Guo
Contacta

IDT5V928PGGI 24-TSSOP SMD empaquetó nuevo de Gernerator del reloj de IC y original octales

Preguntar último precio
Number modelo :5V928PGGI
Cantidad de orden mínima :1 -5pcs
Condiciones de pago :T/T, Western Union, Paypal
Capacidad de la fuente :10,000pcs
Plazo de expedición :en existencia 2-3days
Detalles de empaquetado :Carrete
Descripción :Generador de reloj IC 160MHz 1 24-TSSOP (0,173", anchura de 4.40m m)
P/N :5V928PGGI
Marca :IDT
Empaquetado :SMD TSSOP
Tipo :Gerator del reloj de IC octal
more
Contacta

Add to Cart

Buscar vídeos similares
Ver descripción del producto
5V928PGGI marca de IDT SMD 24-TSSOP envasado generador de reloj IC octal nuevo y original
Se trata de un tipo de producto que se utiliza en el mercado.
El IDT5V928 es de bajo costo, baja inclinación, bajo jitter, y de alto rendimiento El sintetizador de reloj.
Ha sido especialmente diseñado para interfacer con Gigabit Ethernet (125 MHz), canal de fibra (106,25 MHz),
y OC-3 (155,52 MHz) las aplicaciones.
Se puede programar para proporcionar frecuencias de salida
de 50 MHz a 160 MHz, con frecuencias de entrada que van desde 6,25 MHz a 80MHz. ¿Qué es eso?
El IDT5V928 incluye un filtro RC interno que proporciona un excelente jitter Las características y elimina la
para componentes externos. utilizando la entrada de cristal opcional, el chip acepta un 10 - 40MHz fundamental
un cristal de modo con una resistencia en serie equivalente máxima de 50Ω.
Las características:
• 3 V a 3,6 V de tensión de funcionamiento
• Rango de frecuencia de salida de 50 MHz a 160 MHz
• Entrada del oscilador de cristal fundamental o fuente externa
• Comentarios internos de PLL (producción de retroalimentación de carga en relación con
otras salidas, ajusta el retraso de propagación entre las entradas y salidas del REF)
• Seleccionar entradas (S[1:0]) para la selección de la división de FB (proporción de multiplicación de 2,3, cuatro, cuatro.25, cinco, seis, seis.25, y 8)
• Bajo nivel de nerviosismo
• Bypass PLL para ensayo y control de apagado (S1 = H, S0 = H, apagado de la parte de potencia < 500 μ A)
• Disponible en el paquete TSSOP
Carro de la investigación 0