Grupo de ChongMing (HK) Co. internacional, Ltd

CHONGMING GROUP (HK) INT'L CO., LTD.

Manufacturer from China
Miembro activo
3 Años
Casa / Productos / Integrated Circuit Chips /

Flip-flop doble JK con reinicio, disparador de borde negativo 74HC107N,652

Contacta
Grupo de ChongMing (HK) Co. internacional, Ltd
Ciudad:shenzhen
País/Región:china
Persona de contacto:MsDoris Guo
Contacta

Flip-flop doble JK con reinicio, disparador de borde negativo 74HC107N,652

Preguntar último precio
Number modelo :74HC107N
Lugar del origen :Fábrica original
Cantidad de orden mínima :20pcs
Condiciones de pago :T/T, Western Union, Paypal
Capacidad de la fuente :20000pcs
Plazo de expedición :1 día
Detalles de empaquetado :Éntreme en contacto con por favor para los detalles
Descripción :El tipo 1 del elemento JK de Flip Flop 2 mordió el borde negativo 14-DIP (0,300", 7.62m m)
Capacidad de la salida :Estándar
Categoría Icc :Balanceo
Datos de referencia rápida :TIERRA = 0 V; Tamb = °C 25; tr = tf = 6 ns
CARACTERÍSTICAS DE LA CA PARA 74HC :TIERRA = 0 V; tr = tf = 6 ns; CL = 50 PF
CARACTERÍSTICAS DE LA CA PARA 74HCT :TIERRA = 0 V; tf = tf = 6 ns; CL = 50 PF
Philips :SEMICONDUCTORES DE
more
Contacta

Add to Cart

Buscar vídeos similares
Ver descripción del producto

CARACTERÍSTICAS

• Capacidad de salida: estándar

• ICCcategoría: chanclas

DESCRIPCIÓN GENERAL

Los 74HC/HCT107 son dispositivos CMOS Si-gate de alta velocidad

y son pines compatibles con Schottky TTL de baja potencia

(LSTTL).Se especifican de acuerdo con JEDEC

número estándar7A.

Los 74HC/HCT107 se activan por flanco negativo dual

Flip-flops tipo JK con J, K, reloj (nCP) y

entradas de reinicio (nR);también salidas Q y Q complementarias.

Las entradas J y K deben ser estables un tiempo de configuración antes de

la transición de reloj de ALTO a BAJO para predecible

operación.

El reinicio (nR) es una entrada BAJA activa asíncrona.

Cuando está BAJO, anula el reloj y las entradas de datos, forzando

la salida Q BAJA y la salida Q ALTA.

La acción del disparador Schmitt en la entrada del reloj hace que el circuito

altamente tolerante a tiempos de subida y bajada de reloj más lentos.

DATOS DE REFERENCIA RÁPIDA

TIERRA = 0 V;Tamb= 25 °C;tr= tF= 6 ns

SÍMBOLO PARÁMETRO CONDICIONES TÍPICO UNIDAD
HC HCT
tPHL/ tPLH

retardo de propagación

nCP en nQ

nCP en nQ

nR a nQ, nQ

CL= 15pF;

VCC= 5 voltios

dieciséis

dieciséis

dieciséis

dieciséis

18

17

ns

ns

ns

Fmáximo frecuencia de reloj máxima 78 73 megahercio
CI capacitancia de entrada 3.5 3.5 pF
CPD capacitancia de disipación de potencia por flip-flop notas 1 y 2 30 30 pF

notas

1. CPDse utiliza para determinar la disipación de potencia dinámica (PDen µW):

PAGD= CPD× VCC2× fi + ∑ (CL× VCC2× fo) dónde:

Fi= frecuencia de entrada en MHz

Fo= frecuencia de salida en MHz

∑ (CL× VCC2× fo) = suma de salidas

CL= capacidad de carga de salida en pF

VCC= tensión de alimentación en V

2. Para HC la condición es VI= TIERRA a VCC

Para HCT la condición es VI= TIERRA a VCC− 1,5 voltios

PIN DESCRIPCIÓN

NÚMERO DE PIN SÍMBOLO NOMBRE Y FUNCIÓN

1, 8, 4, 11

2, 6

3, 5

7

12, 9

13, 10

14

1J, 2J, 1K, 2K

1T, 2T

1T, 2T

TIERRA

1CP, 2CP

1R, 2R

VCC

entradas síncronas;chanclas 1 y 2

complementar salidas flip-flop

verdaderas salidas flip-flop

tierra (0 V)

entrada de reloj (de ALTO a BAJO, activado por flanco)

Entradas de reinicio asíncronas (BAJO activo)

tensión de alimentación positiva

Carro de la investigación 0