LPC1768FBD100Chip IC Microcontrolador ARM Cortex-M3 de 32 bits;flash de hasta 512 kB
1. Descripción general
Los LPC1769/68/67/66/65/64/63 son microcontroladores basados en ARM Cortex-M3 para
aplicaciones embebidas con un alto nivel de integración y bajo consumo de energía.
El ARM Cortex-M3 es un núcleo de próxima generación que ofrece mejoras del sistema como
funciones de depuración mejoradas y un mayor nivel de integración de bloques de soporte.
El LPC1768/67/66/65/64/63 opera a frecuencias de CPU de hasta 100 MHz.El
LPC1769 funciona a frecuencias de CPU de hasta 120 MHz.La CPU ARM Cortex-M3
incorpora una canalización de 3 etapas y utiliza una arquitectura de Harvard con locales separados
buses de instrucciones y datos, así como un tercer bus para periféricos.El ARM Cortex-M3
La CPU también incluye una unidad interna de captación previa que admite la bifurcación especulativa.
El complemento periférico del LPC1769/68/67/66/65/64/63 incluye hasta 512 kB de
memoria flash, hasta 64 kB de memoria de datos, Ethernet MAC, Dispositivo USB/Host/OTG
interfaz, controlador DMA de propósito general de 8 canales, 4 UART, 2 canales CAN, 2 SSP
controladores, interfaz SPI, 3 interfaces de bus I2C, interfaz de bus I2S de 2 entradas más 2 salidas,
ADC de 12 bits de 8 canales, DAC de 10 bits, control de motor PWM, interfaz de codificador de cuadratura,
cuatro temporizadores de uso general, PWM de uso general de 6 salidas, potencia ultrabaja en tiempo real
Reloj (RTC) con suministro de batería independiente y hasta 70 pines de E/S de propósito general.
Los LPC1769/68/67/66/65/64/63 son compatibles con los pines del LPC236x de 100 pines
Serie de microcontroladores basados en ARM7.
2. Características y ventajas„
* Procesador ARM Cortex-M3, funcionando a frecuencias de hasta 100 MHz
(LPC1768/67/66/65/64/63) o de hasta 120 MHz (LPC1769).Una unidad de protección de memoria
(MPU) que admite ocho regiones está incluido.„
* Controlador de interrupción vectorial anidado (NVIC) integrado ARM Cortex-M3.„
* Hasta 512 kB de memoria de programación flash en chip.Acelerador de memoria flash mejorado
permite el funcionamiento de alta velocidad de 120 MHz sin estados de espera.„
* Programación en el sistema (ISP) y Programación en la aplicación (IAP) a través del chip
software de cargador de arranque.„
* SRAM en chip incluye: ‹
* 32/16 kB de SRAM en la CPU con código local/bus de datos para CPU de alto rendimiento
acceso.
‹ * Dos/uno bloques SRAM de 16 kB con rutas de acceso separadas para un mayor rendimiento.
Estos bloques SRAM se pueden usar para memoria Ethernet, USB y DMA, así como
para instrucción de CPU de uso general y almacenamiento de datos.
* „ Controlador DMA de propósito general (GPDMA) de ocho canales en el multicapa AHB
matriz que se puede utilizar con SSP, bus I2S, UART, analógico a digital y
Periféricos convertidores de digital a analógico, señales de coincidencia de temporizador y para
transferencias de memoria a memoria.„
* La interconexión de matriz AHB multicapa proporciona un bus separado para cada maestro AHB.
Los maestros AHB incluyen la CPU, el controlador DMA de uso general, Ethernet MAC y
la interfaz USB.Esta interconexión proporciona comunicación sin arbitraje
retrasos„
* El bus APB dividido permite un alto rendimiento con pocas paradas entre la CPU y DMA.
3. Aplicaciones
„ * eMetering „ * Sistemas de alarma „
* Iluminación „ * Electrodomésticos „
* Redes industriales „ * Control de motores
