Microcontrolador de 8 bits con Flash programable en el sistema de 64K/128K/256K Bytes
ATmega640/V
ATmega1280/V
ATmega1281/V
ATmega2560/V
ATmega2561/V
Características
• Microcontrolador AVR® de 8 bits de bajo consumo y alto rendimiento
• Arquitectura RISC avanzada
– 135 Instrucciones Poderosas – La Mayoría de Ejecución de Ciclo de Reloj Único
– Registros de trabajo de uso general de 32 x 8
– Operación totalmente estática
– Rendimiento de hasta 16 MIPS a 16 MHz
– Multiplicador de 2 ciclos en chip
• Segmentos de memoria no volátil de alta resistencia
– 64K/128K/256K Bytes de flash autoprogramable en el sistema
– EEPROM de 4K bytes
– SRAM interna de 8K bytes
– Ciclos de escritura/borrado: 10 000 Flash/100 000 EEPROM
– Retención de datos: 20 años a 85°C/ 100 años a 25°C
– Sección de código de arranque opcional con bits de bloqueo independientes
• Programación en el sistema mediante el programa de arranque en chip
• Verdadera operación de lectura mientras escribe
– Bloqueo de programación para resistencia de seguridad de software: hasta 64 000 bytes de espacio de memoria externa opcional
• Interfaz JTAG (compatible con IEEE std. 1149.1)
– Capacidades de exploración de límites según el estándar JTAG
– Amplio soporte de depuración en chip
– Programación de Flash, EEPROM, Fusibles y Bits de Bloqueo a través de la Interfaz JTAG
• Funciones periféricas
– Dos temporizadores/contadores de 8 bits con preescalador independiente y modo de comparación
– Cuatro temporizadores/contadores de 16 bits con preescalador independiente, modo de comparación y captura
– Contador en tiempo real con oscilador separado
– Cuatro canales PWM de 8 bits
– Seis/Doce Canales PWM con Resolución Programable de 2 a 16 Bits
(ATmega1281/2561, ATmega640/1280/2560)
– Modulador de comparación de salida
– 8/16 canales, ADC de 10 bits (ATmega1281/2561, ATmega640/1280/2560)
– USART serial programable dos/cuatro (ATmega1281/2561, ATmega640/1280/2560)
– Interfaz serie SPI maestro/esclavo
– Interfaz serie de 2 hilos orientada a bytes
– Temporizador de vigilancia programable con oscilador en chip separado
– Comparador analógico en chip
– Interrupción y activación en cambio de pin
• Características especiales del microcontrolador
– Restablecimiento de encendido y detección de apagón programable
– Oscilador calibrado interno
– Fuentes de interrupción externas e internas
– Seis modos de suspensión: inactivo, reducción de ruido ADC, ahorro de energía, apagado, espera,
y espera extendida
• E/S y paquetes
– 54/86 líneas de E/S programables (ATmega1281/2561, ATmega640/1280/2560)
– QFN/MLF de 64 almohadillas, TQFP de 64 derivaciones (ATmega1281/2561)
– TQFP de 100 derivaciones, CBGA de 100 bolas (ATmega640/1280/2560)
– RoHS/completamente verde
• Rango de temperatura:
– -40°C a 85°C Industrial
• Consumo de energía ultrabajo
– Modo activo: 1 MHz, 1,8 V: 500 µA
– Modo de apagado: 0,1 µA a 1,8 V
• Grado de velocidad:
– ATmega640V/ATmega1280V/ATmega1281V:
0 - 4 MHz a 1,8 - 5,5 V, 0 - 8 MHz a 2,7 - 5,5 V
– ATmega2560V/ATmega2561V:
0 - 2 MHz a 1,8 - 5,5 V, 0 - 8 MHz a 2,7 - 5,5 V
– ATmega640/ATmega1280/ATmega1281:
0 - 8 MHz a 2,7 - 5,5 V, 0 - 16 MHz a 4,5 - 5,5 V
– ATmega2560/ATmega2561:
0 - 16 MHz a 4,5 - 5,5 V
1. Figura de configuraciones de pines
1-1.Patillaje TQFP ATmega640/1280/2560
Figura 1-2.Patillaje CBGA ATmega640/1280/2560
Figura 1-3.Asignación de pines ATmega1281/2561
Nota: La almohadilla central grande debajo del paquete QFN/MLF está hecha de metal y está conectada internamente a GND.Debe soldarse o pegarse al tablero para garantizar una buena estabilidad mecánica.Si la almohadilla central se deja desconectada, el paquete podría soltarse del tablero.
2. Resumen
El ATmega640/1280/1281/2560/2561 es un microcontrolador CMOS de 8 bits de bajo consumo basado en la arquitectura RISC mejorada AVR.Al ejecutar poderosas instrucciones en un solo ciclo de reloj, el ATmega640/1280/1281/2560/2561 logra rendimientos cercanos a 1 MIPS por MHz, lo que permite al diseñador del sistema optimizar el consumo de energía en comparación con la velocidad de procesamiento.
2.1 Diagrama de bloques
Cifra2-1.Diagrama de bloques
