MÁX 7000
Familia de dispositivos lógicos programables
■ Dispositivos lógicos programables (PLD) basados en EEPROM de alto rendimiento basados en la arquitectura MAX® de segunda generación
■ Programabilidad en el sistema (ISP) de 5,0 V a través de la norma IEEE Std.1149.1 Interfaz de grupo de acción de prueba conjunta (JTAG) disponible en dispositivos MAX 7000S: circuitos ISP compatibles con IEEE Std.1532
■ Incluye dispositivos MAX 7000 de 5,0 V y dispositivos MAX 7000S basados en ISP de 5,0 V
■ Circuito de prueba de exploración de límites (BST) JTAG incorporado en dispositivos MAX7000S con 128 o más macroceldas
■ Familia EPLD completa con densidades lógicas que van de 600 a 5000 puertas utilizables (consulte las tablas 1 y 2)
■ Retardos lógicos pin a pin de 5 ns con contrafrecuencias de hasta 175,4 MHz (incluida la interconexión)
■ Dispositivos compatibles con PCI disponibles
Para obtener información sobre los dispositivos MAX 7000A de 3,3 V programables en el sistema o MAX 7000B de 2,5 V, consulte la hoja de datos de la familia de dispositivos lógicos programables MAX 7000A o la hoja de datos de la familia de dispositivos lógicos programables MAX 7000B.
Descripción general
La familia MAX 7000 de PLD de alta densidad y alto rendimiento se basa en la arquitectura MAX de segunda generación de Altera.Fabricada con tecnología CMOS avanzada, la familia MAX 7000 basada en EEPROM proporciona de 600 a 5000 puertas utilizables, ISP, retrasos de pin a pin de hasta 5 ns y velocidades de contador de hasta 175,4 MHz.Los dispositivos MAX 7000S en los grados de velocidad -5, -6, -7 y -10, así como los dispositivos MAX 7000 y MAX 7000E en los grados de velocidad -5, -6, -7, -10P y -12P cumplen con PCI Grupo de Interés Especial (PCI SIG) Especificación de Bus Local PCI, Revisión 2.2.Consulte la Tabla 3 para conocer los grados de velocidad disponibles.
Figura 1. Diagrama de bloques de dispositivos EPM7032, EPM7064 y EPM7096
