XC4VSX55-10FFG1148I circuito integrado electrónico plataforma Flash configuración programable en el sistema PROMS

Descripción general de la familia Virtex-4

Descripción general

La familia Virtex-4™ es la FPGA de última generación de Xilinx.La innovadora arquitectura basada en columnas ASMBL™ o Advanced Silicon Modular Block es única en la industria de la lógica programable.Los FPGA Virtex-4 contienen tres familias (plataformas): LX, FX y SX.Se ofrecen combinaciones de opciones y funciones para todas las aplicaciones complejas.Una amplia gama de bloques centrales de IP dura completan la solución del sistema.Estos núcleos incluyen los procesadores PowerPC™ (con una nueva interfaz APU), MAC Ethernet Tri-Mode, transceptores seriales de 622 Mb/s a 11.1 Gb/s, bloques de monitoreo del sistema de voltaje/temperatura, segmentos DSP dedicados, circuitos de administración de reloj de alta velocidad y bloques de interfaz síncrona de origen.Los componentes básicos de Virtex-4 son una mejora de los que se encuentran en las populares familias de productos basados ​​en Virtex: Virtex, Virtex-E, Virtex-II, Virtex-II Pro y Virtex-II Pro X, lo que permite la compatibilidad ascendente de los diseños existentes. .Los dispositivos Virtex-4 se producen en un proceso de cobre de 90 nm de última generación, utilizando tecnología de oblea de 300 mm (12 pulgadas).Combinando una amplia variedad de características flexibles, la familia Virtex-4 mejora las capacidades de diseño de lógica programable y es una poderosa alternativa a la tecnología ASIC.

Tecnología SelectIO

• Hasta 960 E/S de usuario

• Amplias selecciones de estándares de E/S de 1,5 V a 3,3 V

• Rendimiento extremadamente alto

- 600 Mb/s HSTL y SSTL (en todas las E/S de un solo extremo)

- 1 Gb/s LVDS (en todos los pares de E/S diferenciales)

• Verdadera terminación diferencial

• E/S de baja capacitancia seleccionadas para mejorar la integridad de la señal

• Misma captura de borde en E/S de entrada y salida

• Soporte de interfaz de memoria para DDR y DDR-2 SDRAM, QDR-II, RLDRAM-II y FCRAM-II

Tecnología ChipSync

• Integrado con la tecnología SelectIO para simplificar las interfaces síncronas de origen

• Capacidad de desviación por bit integrada en todos los bloques de E/S (línea de retardo de entrada variable)

• E/S dedicadas y recursos de reloj regionales (pin y árboles)

• Lógica de serializador/deserializador de datos incorporada en todos los divisores de E/S y de reloj

• Interfaces de memoria/redes/telecomunicaciones de hasta 1 Gb/s+

LISTA COMÚN