Descripción general
El MM74HC164 utiliza tecnología avanzada de la silicio-puerta Cmos. Tiene la alta inmunidad de ruido y el consumo bajo de circuitos integrados estándar del Cmos. También ofrece las velocidades comparables a los dispositivos de Schottky de la energía baja. Este registro de cambio de 8 bits ha bloqueado entradas y el CLARO seriales. Cada pedazo del registro es un D-tipo balanceo maestro/satélite. Control total del permiso de las entradas A y de B sobre los datos entrantes. UN PUNTO BAJO en cualquiera o ambas entradas inhibe la entrada de nuevos datos y reajusta el primer balanceo al bajo en el impulso de reloj siguiente. Un nivel en una entrada permite la otra entrada que entonces determinará el estado del primer balanceo. Los datos en las entradas seriales pueden ser cambiados mientras que el reloj es ALTO o BAJO, pero solamente la reunión de información los requisitos de la disposición y del tiempo de control será incorporada. Los datos se desplazan en serie dentro y fuera del registro de 8 bits durante la transición que va positiva del impulso de reloj. Clara está la independiente del reloj y lograda por un bajo en la entrada CLARA. La familia de la lógica 74HC está funcionalmente así como perno-hacia fuera compatible con la familia estándar de la lógica 74LS. Todas las entradas son protegidas contra el daño debido a la descarga estática por las abrazaderas internas del diodo a VCC y la tierra.
Características
■Frecuencia de funcionamiento típica: 50 megaciclos
■Retraso de propagación típico: 19 ns (reloj a Q)
■Gama ancha del voltaje de fuente de funcionamiento: 2V a 6V
■Corriente de entrada baja: 1 máximo del µA
■Corriente quieta baja de la fuente: máximo de 80 µA (serie 74HC)
■Fanout de 10 cargas de LS-TTL
