Cuadro 6-1. Bloque diagrama de la arquitectura del AVR MCU
Para maximizar funcionamiento y paralelismo, el AVR utiliza una arquitectura de Harvard – con memorias separadas y autobuses para el programa y los datos. Las instrucciones en la memoria del programa se ejecutan con una cañería de un solo nivel. Mientras que se está ejecutando una instrucción, la instrucción siguiente pre-se trae de la memoria del programa. Este concepto permite instrucciones de ser ejecutado en cada ciclo de reloj. La memoria del programa es memoria Flash reprogramable del En-sistema. El fichero de registro de rápido acceso contiene 32 registros de 8 bits del funcionamiento de los fines generales de x con un solo tiempo de acceso del ciclo de reloj. Esto permite la operación de la unidad de la lógica aritmética del solo-ciclo (ALU). En una operación típica de ALU, dos operandos son salida del fichero de registro, se ejecuta la operación, y el resultado se almacena detrás en el fichero de registro – en un ciclo de reloj.
. Las búsquedas de instrucciones y las ejecuciones paralelas de la instrucción
Reset y dirección de la interrupción
El AVR proporciona varias diversas fuentes de la interrupción. Estas interrupciones y el vector separado cada uno del reset tienen un vector separado del programa en la memoria del programa. Todas las interrupciones se asignan al individuo permiten los pedazos que se deben escribir la lógica una así como la interrupción global permiten al pedazo en el registro de la situación para permitir la interrupción. Dependiendo del contravalor del programa, las interrupciones pueden ser automáticamente discapacitadas cuando se programan los pedazos BLB02 o BLB12 de la cerradura de la bota. Esta característica mejora seguridad del software. Vea la sección “memoria el programar” en la página 264 para los detalles.
