Circuito integrado programable RF IC AD9361BBCZ del transmisor-receptor ágil

AD9361BBCZ integró el transmisor-receptor ágil IC programable de la radiofrecuencia (RF)

Descripción

El AD9361 es un alto rendimiento, usos altamente integrados de la radiofrecuencia (RF) Transceiver™ ágil diseñado para el uso en 3G y de la estación base 4G. Su capacidad de la programabilidad y de la banda ancha hacerla ideal para una amplia gama de usos del transmisor-receptor. El dispositivo combina una parte frontal del RF con una sección flexible de la banda base de las señales encontradas y sintetizadores integrados de la frecuencia, simplificando diseño-en proporcionando un interfaz digital configurable a un procesador. AD9361 el receptor LO actúa a partir de 70 megaciclos a 6,0 gigahertz y el transmisor LO actúa a partir de 47 megaciclos a 6,0 gigahertz de la gama, cubriendo las bandas autorizadas y más no autorizadas. Los anchos de banda del canal de menos de 200 kilociclos a 56 megaciclos se apoyan.

Los dos receptores independientes de la conversión directa tienen la figura de ruido y linearidades avanzadas. Cada uno recibe el subsistema (RX) incluye el control de ganancia automático independiente (AGC), C.C. compensó la corrección, la corrección de la cuadratura, y la filtración digital, de tal modo eliminando la necesidad de estas funciones en la banda base digital. El AD9361 también tiene modos manuales flexibles del aumento que puedan externamente ser controlados. Dos convertidores de analógico a digital del alto rango dinámico (ADC) por el canal convertir recibido señales yo a digital y de Q y pasarlas a través de los filtros configurables de la acción de diezmar y de 128 filtros finitos de la respuesta de impulso del golpecito (ABETO) para producir una señal de salida de 12 pedazos a la frecuencia de muestreo apropiada.

Los transmisores utilizan una arquitectura de la conversión directa que alcance alta exactitud de la modulación con ruido ultrabajo. Este diseño del transmisor produce un mejor en la magnitud del vector del error de la clase TX (EVM) de <>

Los lazos sincronizados en fase completamente integrados (PLLs) proporcionan la síntesis fraccionaria-n de la frecuencia de la energía baja para todos para recibir y para transmitir los canales. El aislamiento del canal, exigido por los sistemas del duplex de la división de la frecuencia (FDD), se integra en el diseño. Se integran todos los componentes del filtro de VCO y de lazo.

La base del AD9361 se puede accionar directamente de un regulador de 1,3 V. IC se controla vía un puerto serie estándar de 4 alambres y cuatro pernos del control de entrada-salida del tiempo real. Los modos completos del poder-abajo se incluyen para minimizar el consumo de energía durante uso normal. El AD9361 se empaqueta en un × de 10 milímetros 10 milímetros, arsenal de la rejilla de la bola del paquete de la escala del microprocesador de 144 bolas (CSP_BGA).