
Add to Cart
TIPO DEL PAQUETE |
DENSIDAD |
NÚMERO DEL PRODUCTO |
MARCA LATERAL SUPERIOR |
SN SOIC-8 150mil |
8M-bit |
W25Q80DVSNIG |
25Q80DVNIG |
SS SOIC-8 208mil |
8M-bit |
W25Q80DVSSIG |
25Q80DVSIG |
SV VSOP-8 150mil |
8M-bit |
W25Q80DVSVIG |
25Q80DVVIG |
ZP (1) WSON-8 6x5m m |
8M-bit |
W25Q80DVZPIG |
25Q80DVIG |
UX USON-8 2x3x0.6 (máximo) milímetro3 |
8M-bit |
W25Q80DVUXIE (3) |
8Nyww (4) 0Exxxx |
DA PDIP-8 300mil |
8M-bit |
W25Q80DVDAIG |
25Q80DVAIG |
CERCA WLCSP-8 |
8M-bit |
W25Q80DVBYIG |
3CD (5) Xx |
Memoria Flash serial de W25Q80DV (8M-bit) provee de una solución del almacenamiento para los sistemas el espacio, los pernos y el poder limitados. La serie 25Q ofrece flexibilidad y funcionamiento bastante más allá de los dispositivos de destello seriales ordinarios. Son ideales para el código que sombrea a RAM, ejecutando código directamente de dual/del patio SPI (XIP) y almacenando voz, el texto y datos. El dispositivo actúa en un solo 2.7V a la fuente de alimentación 3.6V con el consumo actual tan bajo como 1μA para el poder-abajo. Todos los dispositivos se ofrecen en paquetes del ahorro de espacio.
El arsenal de W25Q80DV se organiza en 4.096 páginas programables de 256 bytes cada uno. Hasta 256 bytes se pueden programar a la vez. Las páginas se pueden borrar en grupos de 16 (borrado del sector 4KB), grupos de 128 (borrado del bloque 32KB), los grupos de 256 (borrado del bloque 64KB) o el microprocesador entero (borrado del microprocesador). El W25Q80DV tiene 256 sectores borrables y 16 bloques borrables respectivamente. Los pequeños sectores 4KB permiten mayor flexibilidad en los usos que requieren almacenamiento de los datos y del parámetro.
El W25Q80DV apoya el interfaz periférico serial estándar (SPI), y un alto rendimiento salida dual/del patio así como entrada-salida SPI se dobla/del patio: Reloj serial, Chip Select, datos seriales I/O0 (DI), I/O1 (HAGA), I/O2 (/WP), e I/O3 (/HOLD). Las frecuencias de reloj de SPI hasta de 104MHz se apoyan permitiendo índices de reloj equivalentes de 208MHz (104MHz x 2) para la entrada-salida dual y 416MHz (104MHz x 4) para la entrada-salida del patio al usar la lectura rápida las instrucciones de la entrada-salida se doblan/del patio. Estas tasas de transferencia pueden superar 8 asincrónicos estándar y memorias Flash paralelas de 16 bits. Un perno del control, el perno de la protección de escritura y programables escriben la protección, con el top, parte inferior o el control del arsenal del complemento, proporciona flexibilidad adicional del control. Además, el dispositivo apoya la identificación estándar del fabricante y de dispositivo de JEDEC con un número de serie único 64-bit.
PIN NO. |
NOMBRE DE PIN |
Entrada-salida |
FUNCIÓN |
1 |
/CS |
Yo |
Chip Select Input |
2 |
HAGA (IO1) |
Entrada-salida |
Salida de datos (entrada-salida 1)*1 de los datos |
3 |
/WP (IO2) |
Entrada-salida |
Protección de escritura entrada (entrada-salida 2)*2 de los datos |
4 |
Tierra |
Tierra |
|
5 |
DI (IO0) |
Entrada-salida |
Datos entrados (entrada-salida 0 de los datos) *1 |
6 |
CLK |
Yo |
Entrada de reloj serial |
7 |
/HOLD (IO3) |
Entrada-salida |
Control entrado (entrada-salida 3)*2 de los datos |
8 |
VCC |
Fuente de alimentación |