
Add to Cart
Contadores de tiempo del ICS del contador de tiempo del reloj de TLC555IDR y productos Cmos de la ayuda
Características 1
– 1mWTypicalatVDD =5V
Capaz de la operación en modo Astable
El Cmos hizo salir capaz de balancear el carril para cercar con barandilla
Capacidad actual de alto rendimiento
– Fregadero: 100 mA de típico
– Fuente: 10 mA de típico
Salida totalmente compatible con el Cmos, TTL, y el MOS
La corriente baja de la fuente reduce puntos durante transiciones de la salida
Operación de la Solo-fuente a partir de 2 V a 15 V
Funcionalmente permutable con el NE555; Tiene mismo Pinout
La protección del ESD excede 2000 V por MIL-STD- 883C, método 3015,2
Disponible en los Q-temporeros automotrices
– Usos automotrices de la Alto-confiabilidad
– Control de configuración y ayuda de la impresión
– Calificación a los estándares automotrices
2 usos
Sincronización de la precisión
Generación del pulso
Sincronización secuencial
Generación de retraso de tiempo
Modulación de anchura de pulso
Modulación de posición de pulso
Generador linear de la rampa
Descripción 3
El TLC555 es un circuito que mide el tiempo monolítico fabricado usando el proceso de LinCMOSTM del TI. El contador de tiempo es totalmente compatible con lógica del Cmos, de TTL, y del MOS, y actúa en las frecuencias hasta 2 megaciclos. Debido a su alta impedancia de entrada, este dispositivo utiliza condensadores más pequeños de la sincronización que ésos usados por el NE555. Como consecuencia, más retrasos y oscilaciones exactos son posibles. El consumo de energía es bajo a través de la gama completa del voltaje de la poder-fuente.
Como el NE555, el TLC555 tiene un igual llano del disparador a aproximadamente una mitad del voltaje de fuente y un igual del límite de alarma a aproximadamente dos tercios del voltaje de fuente. Estos niveles se pueden alterar por medio del terminal del voltaje del control (CONTINUADO). Cuando la entrada de disparador (TRIG) cae debajo del nivel del disparador, se fija el balanceo y la salida pasa a ALTO. Si el TRIG está sobre el nivel del disparador y la entrada del umbral (THRES) está sobre el límite de alarma, el balanceo es reset y la salida es baja. La entrada de reset (RESET) puede omitir el resto de las entradas y se puede utilizar para iniciar un nuevo ciclo que mide el tiempo. Si el RESET es bajo, el balanceo es reset y la salida es baja. Siempre que la salida sea baja, una trayectoria de baja impedancia se proporciona entre el terminal de la descarga (DISCH) y la tierra. Todas las entradas inusitadas se deben atar a un nivel apropiado de la lógica para prevenir accionar falso.
Información del dispositivo
NÚMERO DE PARTE | PAQUETE | TAMAÑO DE CUERPO (NOM) |
TLC555C | SOIC (8) | 4,9 milímetros de × 3,91 milímetros |
PDIP (8) | 9,81 milímetros de × 6,38 milímetros | |
COMPENSACIÓN (8) | 6,20 milímetros de × 5,30 milímetros | |
TSSOP (14) | 5,00 milímetros de × 4,40 milímetros | |
TLC555I | SOIC (8) | 4,90 milímetros de × 3,91 milímetros |
PDIP (8) | 9,81 milímetros de × 6,38 milímetros | |
TLC555M | LCCC (20) | 8,89 milímetros de × 8,89 milímetros |
CDIP (8) | 9,60 milímetros de × 6,67 milímetros | |
TLC555Q | SOIC (8) | 4,90 milímetros de × 3,91 milímetros |