Ver descripción del producto
Transistor de poder del Mosfet de TMS320F28335PTPQ DSP, DSC Delfino Micrcntrlr
Características 1
1
-
Tecnología estática de alto rendimiento del Cmos – hasta 150 megaciclos (duración de ciclo 6.67-ns)
– 1.9-V/1.8-V base, diseño de la entrada-salida 3.3-V
-
CPU de 32 bits de alto rendimiento (TMS320C28x)
-
– Unidad flotante de la solo-precisión de IEEE 754
(FPU) (F2833x único)
-
– operaciones del × 32 MAC de 16 × 16 y 32
-
– 16×16dualMAC
-
– Arquitectura del autobús de Harvard
-
– Respuesta y proceso rápidos de la interrupción
-
– Modelo de programación unificado de la memoria
-
– Código-eficiente (en C/C++ y asamblea)
-
controlador dma del Seis-canal (para el ADC, McBSP, el ePWM, XINTF, y SARAM)
-
interfaz externo de 16 bits o de 32 bits (XINTF) – alcance de la dirección del × 16 más de los de 2M
-
memoria del En-microprocesador
-
– F28335, F28333, F28235:
256K flash del × 16, 34K × 16 SARAM
-
– F28334, F28234:
128K flash del × 16, 34K × 16 SARAM
-
– F28332, F28232:
64K flash del × 16, 26K × 16 SARAM
-
– 1K×16OTPROM
-
ROM de la bota (8K × 16)
-
– Con modos de la bota del software (con SCI, SPI,
PODER, I2C, McBSP, XINTF, y entrada-salida paralela)
-
– Tablas estándar de la matemáticas
-
Control del reloj y de sistema – oscilador del En-microprocesador
– Módulo del reloj de vigilancia
-
GPIO0 a los pernos GPIO63 se puede conectar con una de las ocho interrupciones externas de la base
-
Bloque periférico de la extensión de la interrupción (EMPANADA) que apoya las 58 interrupciones periféricas
-
llave/cerradura de la seguridad 128-bit
– Protege bloques de flash/OTP/RAM
– Previene la ingeniería inversa del firmware
• Periférico aumentados del control
-
– Hasta 18 salidas de PWM
-
– Hasta 6 salidas de HRPWM con 150 picosegundos MPE
resolución
-
– Hasta 6 entradas de la captura del acontecimiento
-
– Hasta 2 interfaces del codificador de la cuadratura
-
– Hasta 8 contadores de tiempo de 32 bits
(6 para los eCAPs y 2 para los eQEPs)
-
– Hasta 9 contadores de tiempo de 16 bits
(6 para los ePWMs y 3 XINTCTRs) • Tres contadores de tiempo de 32 bits de la CPU
• Periférico del puerto serie
– Hasta 2 módulos de la PODER
– Hasta 3 módulos de SCI (UART)
– Hasta 2 módulos de McBSP (configurables como SPI) – un módulo de SPI
– Un autobús Inter-integrado del circuito (I2C)
• 12 mordieron ADC, 16 canales
– índice de conversión de 80 ns
– 2 multiplexor de la entrada del canal del × 8
– Dos de muestreo y retención
– Conversiones solas/simultáneas – internas o referencia externa
• Hasta 88 individualmente programables, multiplexaron los pernos de GPIO con la filtración de la entrada
• Ayuda de la exploración del límite de JTAG
– Prueba del estándar del estándar 1149.1-1990 de IEEE
Puerto de acceso y arquitectura de la exploración del límite • Características avanzadas de la emulación
– Funciones del análisis y del punto de desempate
– El tiempo real elimina errores usando el hardware • La ayuda del desarrollo incluye
-
– Recopilador/ensamblador/máquina para hacer chorizos del ANSI C/C++
-
– Compositor StudioTM IDE del código
-
– DSP/BIOSTM y SYS/BIOS
-
– Control de motor de Digitaces y software digital del poder
bibliotecas
• Modos y ahorros de baja potencia del poder
– OCIOSO, ESPERA, los modos del ALTO apoyaron
– Inhabilite los relojes periféricos individuales • Endianness: Poco endian
Carro de la investigación
0
