Duplex Retimer - de los ICs 28nm 25/28G de Ethernet de los circuitos integrados de BCM82381BKFSBG RF paquete 19x19
Descripción
El Broadcom® BCM82381 es un retimer de integración de baja potencia, bajo del estado latente PHY y los tions funcionales del equalizador que apoyen Ethernet 100-Gigabit (GbE), los usos 40GbE, y 10GbE. En el modo 100G, el BCM82381 apoya dos puertos lleno-a dos caras 100G (CAUI4-to-CAUI4) para SR4, LR4, y los usos de cobre del linecard de CR4 CFP2/CFP4/QSFP2. En el modo 40G, el BCM82381 apoya dos puertos lleno-a dos caras 40GbE (XLPPI-a-XLAUI) para SR4, LR4, y los usos de cobre del linecard de CR4 QSFP+. En el modo 10G, el BCM82381 apoya ocho puertos lleno-a dos caras 10GbE (SFI-a-XFI) para el SENIOR, LR, y los usos de cobre del linecard del CR SFP+.
la síntesis del reloj del En-microprocesador es realizada por un reloj de referencia barato dual de 156,25 megaciclos (para todas las tarifas del dard 10G/40G/100G de IEEE Stan-) vía los lazos sincronizados en fase de la inquietud de alta frecuencia, baja (PLLs). La recuperación de reloj individual es realizada en el dispositivo por el ing del synchroniz- directamente a las secuencias de datos entrantes respectivas.
El BCM82381 fue diseñado en nology de la tecnología de 28 nanómetro Cmos para proporcionar un de baja potencia (<2>
El BCM82381 está disponible en los 19 milímetros x 19 milímetros, 324 perno BGA, paquete RoHS-obediente.
Características
-
Puertos duales 100GbE con usos del retimer/de la igualación de la ayuda SR4/LR4/CR4 CFP2/CFP4/QSFP2 del puerto CAUI4-to-CAUI4.
-
Canales duales 40GbE con dos XLPPI--XLAUI a usos de la igualación de la ayuda SR4/LR4/CR4 QSFP+ retimer/de los puertos.
-
el modo 10G con ocho 10GbE/independientes 1GbE SFI--XFI a los canales apoya usos del retimer/de la igualación de SR/LR/CR SFP+. Los puertos del sorbo se entremezclan de tions de la ópera 1GbE y 10GbE sobre una base del por-carril.
-
diseño del Bajo-estado latente (<5 ns="" round="" trip="">
• Retimer/equalizador de baja potencia PHY (<2>
• Encaminamiento de alta velocidad inconsútil de la entrada-salida a los módulos. • Condensadores integrados del CA-acoplamiento en todo el alto
receptores de la velocidad.
• De alto rendimiento reciba el DB de la igualación ~30
en el lado del sistema y DB ~35 en la línea lado para chan
pérdida del nel.
• Programable transmita el preemphasis para el flexi-
colocación del ble PHY.
• La cláusula 92 de IEEE 802.3bj 100GbE CR4 transmite
entrenamiento; Cláusula 85 de IEEE 802.3ba 40GbE CR4
transmita el entrenamiento.
• Error delantero de la cláusula 91 de IEEE 802.3bj de las ayudas
Corrección (FEC) y bypassable.
• Tarifas del canal de la fibra de las ayudas: 32G/16G/8G/4G
FC.
• Modo individual del retiming del carril 25G de las ayudas. • Línea-lado y loopbacks del sistema-lado.
• Solo reloj de referencia barato de 156,25 megaciclos. • Sorbo de dos hilos estándar de la interfaz en serie (BSCA)
puerto para los módulos externos.
• Señales de control de poca velocidad de entrada-salida del módulo para
CFP2, CFP4, y QSFP2.
• Interfaz de MDIO obediente con IEEE 802.3ae
Cláusula 45 con el registro extendido de la dirección indirecta
acceso del ister.
• Diagnósticos avanzados, incluyendo el ojo-trazado
y AZUFAIFAS con los generadores de PRBS/los inspectores. • Dual-fuente operation-1.0V/3.3V.
Usos
-
Los linecards de alta densidad apoyan 100GbE CAUI4- to-CAUI4, 40GbE XLPPI-a-XLAUI, y 10GbE SFI-a-XFI
-
100GbE los interfaces ópticos y de cobre de CPF2/CFP4/QSFP2 apoyan SR4, LR4, y CR4 de cobre
-
40GbE los interfaces ópticos y de cobre de QSFP+ apoyan SR4, LR4, y CR4 de cobre
-
10GbE SFP+ óptico e interconecta el uso del SENIOR, de LR, y del CR de la ayuda
