CSD97374Q4M Lithium Ion Battery Charger IC, conductores de la puerta de Li Ion Charger Chip Sync Buck

Etapa de NexFET Pwr del dólar de la sincronización de Freq de los conductores de la puerta de CSD97374Q4M Power Path Management IC hola

Características 1

• Sobre eficacia de sistema del 92% en 15 A

• Max Rated Continuous Current 25 A, pico 60 A

• Operación de alta frecuencia (hasta 2 megaciclos)

• HIJO de alta densidad 3,5 milímetro x huella de 4,5 milímetros

• Paquete ultrabajo de la inductancia

• Huella optimizada sistema del PWB

• (ULQ) modo actual quieto ultrabajo

• señal de 3.3-V y de 5-V PWM compatible

• Modo de emulación del diodo con FCCM

• Voltajes entrados hasta 24 V

• PWM de triple estado entró

• Diodo integrado del tirante

• Lanzamiento-por la protección

• RoHS obediente – galjanoplastia terminal sin plomo

• Halógeno libre

2 usos

• Ultrabook/convertidores del cuaderno DC/DC

• Vcore polifásico y soluciones de RDA

• Dólar síncrono de la Punto-de-carga en establecimiento de una red, telecomunicaciones, y sistemas de cálculo

Descripción 3

La etapa del poder de CSD97374Q4M NexFETTM es un diseño altamente optimizado para el uso en un convertidor síncrono de alta potencia, de alta densidad del dólar. Este producto integra el conductor IC y la tecnología de NexFET para terminar la función de transferencia de la etapa del poder. El conductor IC tiene una función a elección incorporada de la emulación del diodo que permita a la operación de DCM mejorar eficacia de carga ligera. Además, el conductor IC apoya el modo de ULQ que permite el recurso seguro conectado para WindowsTM 8. Con la entrada de PWM en corriente de triple estado, quieta se reduce al μA 130, con respuesta inmediata. Cuando SKIP# se sostiene en de triple estado, la corriente se reduce al μA 8 (típicamente 20 μs se requieren para reanudar el cambiar). Esta combinación produce un dispositivo que cambia de gran intensidad, de gran eficacia, y de alta velocidad en un pequeño × de 3,5 milímetros paquete del esquema de 4,5 milímetros. Además, la huella del PWB se ha optimizado para ayudar a reducir tiempo de diseño y a simplificar la realización del diseño de sistemas total.

Información del dispositivo