Todos los dispositivos de la línea de productos de STM8A proporcionan las siguientes ventajas: coste de sistema reducido, funcionamiento y robustez, ciclos de desarrollo cortos, y longevidad del producto.
El coste de sistema es gracias reducidos a los datos verdaderos integrados EEPROM por hasta 300 que k escriben/los ciclos del borrado y un alto nivel de la integración de sistema con los osciladores del reloj interno, al perro guardián, y al reset del apagón.
El funcionamiento del dispositivo es asegurado por una frecuencia de reloj de la CPU de hasta 16 megaciclos y de las características aumentadas que incluyen la entrada-salida robusta, perros guardianes independientes (con una fuente separada del reloj), y un sistema de seguridad del reloj.
Los ciclos de desarrollo cortos son garantizado debido a la capacidad de conversión a escala del uso a través de una arquitectura común del producto de la familia con el pinout compatible, el mapa de memoria y los periférico modulares. La documentación completa se ofrece con una opción amplia de las herramientas de desarrollo.
La longevidad del producto se asegura en los gracias de la familia de STM8A a su base avanzada que se haga en una tecnología avanzada para los usos automotrices con la fuente de funcionamiento de 3,3 V a de 5 V.
Todos los microcontroladores STM8A y ST7 son apoyados por las mismas herramientas incluyendo el entorno de desarrollo de STVD/STVP, el emulador de STice y una herramienta de depuración del incircuit de los terceros baratos.
especificación de STM8AF6266TCX
| Categoría |
Circuitos integrados (ICs)
Integrado
Microcontroladores |
| Serie |
Automotriz, AEC-Q100, STM8A |
| Situación del producto |
No para los nuevos diseños |
| Procesador de la base |
STM8A |
| Tamaño de base |
de 8 bits |
| Velocidad |
16MHz |
| Conectividad |
² C, LINbus, SPI, UART/USART de I |
| Periférico |
El apagón detecta/el reset, POR, PWM, WDT |
| Número de entrada-salida |
25 |
| Tamaño de la memoria del programa |
32KB (32K x 8) |
| Tipo de la memoria del programa |
FLASH |
| Tamaño de EEPROM |
1K x 8 |
| RAM Size |
2K x 8 |
| Voltaje - fuente (Vcc/Vdd) |
3V ~ 5.5V |
| Convertidores de datos |
A/D 7x10b |
| Tipo del oscilador |
Interno |
| Temperatura de funcionamiento |
-40°C ~ 125°C (TA) |
| Montaje del tipo |
Soporte superficial |
| Paquete/caso |
32-LQFP |
| Paquete del dispositivo del proveedor |
32-LQFP (7x7) |
Características
• AEC-Q10x calificó
• Base
– FCPU máximo: 16 megaciclos
– Base avanzada de STM8A con la tubería de la arquitectura de Harvard y de 3 etapas
– 1,6 ciclos medios/instrucción dando por resultado 10 MIPS en 16 megaciclos de fCPU para la prueba patrón del estándar industrial
• Memorias
– Memoria de destello del programa: flash de 16 a 32 kilobytes; retención de los datos 20 años en el °C 55 después de 1 kcycle
– Memoria de los datos: 0,5 a 1 dato verdadero EEPROM del kilobyte; kcycle de la resistencia 300
– RAM: Kilobyte 2
• Gestión del reloj
– Oscilador cristalino de baja potencia del resonador con la entrada de reloj externa
– Interno, usuario-trimmable 16 megaciclo RC y osciladores de baja potencia de 128 kilociclos RC
– Sistema de seguridad del reloj con el monitor del reloj
• Gestión del reset y de fuente
– Espera/auto-atención/modos de baja potencia del alto con bloquear definido por el usuario del reloj
– Consumo bajo poder-en y reset del powerdown
• Gestión de interrupción
– Regulador de interrupción jerarquizado con 32 vectores
– Hasta 34 interrupciones externas en 5 vectores
• Contadores de tiempo
– Hasta 2 contadores de tiempo de 16 bits de fines generales de PWM con hasta 3 canales de CAPCOM cada (IC, OC o PWM)
– Contador de tiempo del control avanzado: de 16 bits, 4 canales de CAPCOM, 3 salidas complementarias, inserción del deadtime y sincronización flexible
– contador de tiempo básico de 8 bits de AR con el prescaler de 8 bits
– contador de tiempo de la Auto-atención
– Ventana y relojes de vigilancia independientes
• Interfaces de comunicaciones
– LINUART
– LIN 2,2 obediente, modos maestro/satélite con la resincronización automática
– Interfaz de SPI hasta 8 mbit/s o fMASTER/2
– Interfaz de I2C hasta 400 Kbit/s
• Convertidor de analógico a digital (ADC)
– exactitud mordida 10, exactitud de 2LSB TUE, linearidades ADC de 2LSB TUE y hasta 10 canales multiplexados con el almacenador intermediario de datos individual
– Perro guardián análogo, exploración y modo de muestreo continuo
• I/Os
– Hasta 38 pernos del usuario incluyendo 10 HS I/Os
– Diseño altamente robusto de la entrada-salida, inmune contra la inyección actual
• °C hasta 150 de la temperatura de funcionamiento
• La calificación se ajusta a AEC-Q100 rev G
Esquema circular del oscilador del HSE
ORIGINAL
Nuestra compañía se asegura de que cada lote de productos venga de la fábrica original, y puede proporcionar etiquetas originales e informes profesionales de la agencia de prueba.
PRECIO
Proporcionamos una variedad de canales de la cita, y firmamos el contrato de la orden después de la negociación.
TRANSACCIÓN
Después de la comunicación y del acuerdo, le dirigiremos para arreglar el pago.
CICLO DE ENTREGA
La entrega en el mismo día, generalmente 5-12 días laborables, se puede retrasar levemente durante la epidemia, nosotros seguirá el proceso entero.
TRANSPORTE
Elegiremos el modo apropiado del transporte según su país.
EMPAQUETADO
Después de la comunicación con usted, elegiremos el método de empaquetado apropiado según el peso de las mercancías para asegurar la entrega segura de las mercancías.
