HEF4027BP, microprocesador original del circuito integrado 652 en el balanceo de Chip Dual JK del circuito integrado de la electrónica

HEF4027B
Balanceo dual de JK

Descripción general
El HEF4027B es un balanceo dual borde-accionado de JK que ofrece las entradas sistema-directas (SD), claro-directas (CD), del reloj independientes y las salidas (Q, Q) (CP). Se aceptan cuando el CP es BAJO, y se transfieren los datos a la salida en el borde positivo-que va del reloj. Las entradas claro-directas el ALTO (CD) y sistema-directas asincrónicas activas (SD) son independientes y omiten las entradas de J, de K, y del CP. Las salidas se protegen para el mejor funcionamiento de sistema. La acción del disparador de Schmitt hace la entrada de reloj altamente tolerante de una subida y de tiempos de caída más lentos.
Actúa sobre una gama recomendada de la fuente de alimentación de VDD de 3 V a 15 V referidos al VSS (generalmente de tierra). Las entradas inusitadas se deben conectar con VDD, el VSS, u otra entrada. Es también conveniente para el uso sobre el industrial lleno (el °C −40 a la gama de temperaturas de +85 °C).

Características
■Operación completamente estática
■5 V, 10 V, y 15 grados paramétricos de V
■Simétrico estandardizada hizo salir características
■Actúa a través del °C industrial completo de la gama de temperaturas −40 al °C +85
■Cumple con JEDEC JESD estándar 13-B
■Protección del ESD:
◆HBM JESD22-A114E excede 2000 V
◆El milímetro JESD22-A115-A excede 200 V

Usos
■Registros
■Contadores
■Circuitos de control

Valores límites
De acuerdo con el sistema de calificación máximo absoluto (IEC 60134).

[1] para el paquete DIP16: Ptot reduce la capacidad normal linear con 12 mW/K sobre 70 °C.
[2] para el paquete SO16: Ptot reduce la capacidad normal linear con 8 mW/K sobre 70 °C.

Diagrama funcional
Diagrama de lógica de un balanceo
Tipo de conexión


Oferta común (venta caliente)