Grupo de ChongMing (HK) Co. internacional, Ltd

CHONGMING GROUP (HK) INT'L CO., LTD.

Manufacturer from China
Miembro activo
3 Años
Casa / Productos / Flash Memory IC Chip /

Programador IC Circuito interno SST25VF064C-80-4I-Q2AE-T 64 Mbit SPI Serial

Contacta
Grupo de ChongMing (HK) Co. internacional, Ltd
Ciudad:shenzhen
País/Región:china
Persona de contacto:MsDoris Guo
Contacta

Programador IC Circuito interno SST25VF064C-80-4I-Q2AE-T 64 Mbit SPI Serial

Preguntar último precio
Number modelo :SST25VF064C-80-4I-Q2AE-T
Lugar del origen :Taiwán
Cantidad de orden mínima :100pcs
Condiciones de pago :T/T, Western Union, Paypal
Capacidad de la fuente :6000pcs
Plazo de expedición :1 día
Detalles de empaquetado :Éntreme en contacto con por favor para los detalles
Descripción :FLASH 64MBIT SPI/DUAL 8WSON DE IC
Envío :DHL, Fedex, TNT, el ccsme, UPS
Línea principal :Ic, módulo, transistor, diodos, condensador, resistor etc
Temperatura industrial :-40°C a +85°C
Temperatura comercial :0°C a +70°C
Paquete de la fábrica :2000pcs/reel
Paquete :WSON-8
more
Contacta

Add to Cart

Buscar vídeos similares
Ver descripción del producto

Programador IC Circuito interno SST25VF064C-80-4I-Q2AE-T 64 Mbit SPI Serial

SST25VF064C-80-4I-Q2AE-TFlash de E/S dual serie SPI de 64 Mbit

CARACTERÍSTICAS:

• Operaciones de lectura y escritura de voltaje único: 2,7-3,6 V

• Arquitectura de interfaz serial

– Compatible con SPI: Modo 0 y Modo 3

• Compatibilidad con doble entrada/salida

– Instrucción de salida dual de lectura rápida

– Instrucción de E/S dual de lectura rápida

• Frecuencia de reloj de alta velocidad

– 80 MHz para lectura de alta velocidad (0BH)

– 75 MHz para salida dual de lectura rápida (3BH)

– 50 MHz para E/S doble de lectura rápida (BBH)

– 33 MHz para instrucción de lectura (03H)

• Confiabilidad superior

– Resistencia: 100.000 ciclos (típico)

– Más de 100 años de retención de datos

• Bajo consumo de energía

– Corriente de lectura activa: 12 mA (típico a 80 MHz) para lectura de un solo bit)

– Corriente de lectura activa: 14 mA (típico a 75 MHz) para rea ​​de doble bit

d)

– Corriente de espera: 5 µA (típica)

• Capacidad de borrado flexible

– Sectores uniformes de 4 KByte

– Bloques superpuestos uniformes de 32 KByte

– Bloques superpuestos uniformes de 64 KByte

• Borrado rápido: tiempo de borrado de chip: 35 ms (típico)

– Tiempo de borrado de sector/bloque: 18 ms (típico)

• Programa de página: 256 bytes por página

– Soporte de entrada simple y doble

– Tiempo de programa de página rápido en 1,5 ms (típico)

• Detección de fin de escritura

– Software sondeando el bit OCUPADO en el registro de estado

• Protección contra escritura (WP#)

– Habilita/Deshabilita la función Lock-Down del registro de estado

• Protección contra escritura de software

– Protección contra escritura a través de bits de protección de bloque en el registro de estado

• Identificación de seguridad

– Programable una sola vez (OTP) de 256 bits, ID seguro

- Identificador único preprogramado de fábrica de 64 bits

- Programable por el usuario de 192 bits

• Rango de temperatura

– Comercial = 0°C a +70°C

– Industrial: -40°C a +85°C

• Paquetes Disponibles

– SOIC de 16 conductores (300 mils)

– WSON de 8 contactos (6 mm x 8 mm)

– SOIC de 8 conductores (200 mils)

• Todos los dispositivos cumplen con RoHS

DESCRIPCIÓN DEL PRODUCTO ORGANIZACIÓN DE LA MEMORIA FUNCIONAMIENTO DEL DISPOSITIVO
La familia Serial Flash de la serie SST 25 presenta una interfaz compatible con SPI de cuatro hilos que permite un paquete de bajo número de pines que ocupa menos espacio en la placa y, en última instancia, reduce los costos totales del sistema.La memoria flash serie SST25VF064C SPI está fabricada con tecnología CMOS SuperFlash de alto rendimiento patentada por SST.El diseño de celda de compuerta dividida y el inyector de túnel de óxido grueso logran una mejor confiabilidad y capacidad de fabricación en comparación con enfoques alternativos. La matriz de memoria SST25VF064C SuperFlash está organizada en sectores uniformes borrables de 4 KByte con bloques superpuestos de 32 KByte y bloques superpuestos borrables de 64 KByte. Se accede al SST25VF064C a través del protocolo compatible con el bus SPI (interfaz periférica en serie).El bus SPI consta de cuatro líneas de control;Chip Enable (CE#) se utiliza para seleccionar el dispositivo y se accede a los datos a través de la entrada de datos en serie (SI), la salida de datos en serie (SO) y el reloj en serie (SCK).


Carro de la investigación 0