MT48LC32M16A2P-75 IT: Chips CI programables C TR, circuitos integrados complejos populares

Chips IC programables MT48LC32M16A2P -75IT, circuitos integrados complejos populares

CARACTERÍSTICAS

• Compatible con PC100 y PC133

• Totalmente sincrónico;todas las señales registradas en el borde positivo del reloj del sistema

• Operación canalizada interna;la dirección de la columna se puede cambiar cada ciclo de reloj

• Bancos internos para ocultar el acceso a filas/precarga

• Longitudes de ráfaga programables: 1, 2, 4, 8 o página completa

• Precarga automática, incluye PRECARGA AUTOMÁTICA CONCURRENTE y Modos de actualización automática

• Modo de actualización automática;estándar y de baja potencia

• 64 ms, actualización de 4096 ciclos

• Entradas y salidas compatibles con LVTTL

• Fuente de alimentación única de +3,3 V ±0,3 V

DESCRIPCIÓN GENERAL

La Micron® 128Mb SDRAM es una memoria dinámica de acceso aleatorio CMOS de alta velocidad que contiene 134,217,728 bits.Está configurado internamente como una DRAM de cuatro bancos con una interfaz síncrona (todas las señales se registran en el flanco positivo de la señal de reloj, CLK).Cada uno de los bancos de 33.554.432 bits del x4 está organizado en 4.096 filas por 2.048 columnas por 4 bits.Cada uno de los bancos de 33.554.432 bits del x8 está organizado en 4.096 filas por 1.024 columnas por 8 bits.Cada uno de los bancos de 33 554 432 bits del x16 está organizado en 4096 filas por 512 columnas por 16 bits

Los accesos de lectura y escritura a la SDRAM están orientados a ráfagas;los accesos comienzan en una ubicación seleccionada y continúan para un número programado de ubicaciones en una secuencia programada.Los accesos comienzan con el registro de un comando ACTIVO, al que sigue un comando de LECTURA o ESCRITURA.Los bits de dirección registrados coincidentes con el comando ACTIVO se utilizan para seleccionar el banco y la fila a acceder (BA0, BA1 seleccionan el banco; A0-A11 seleccionan la fila).Los bits de dirección registrados coincidentes con el comando READ o WRITE se utilizan para seleccionar la ubicación de la columna inicial para el acceso de ráfaga.

La SDRAM proporciona longitudes de ráfaga de LECTURA o ESCRITURA programables de 1, 2, 4 u 8 ubicaciones, o la página completa, con una opción de terminación de ráfaga.Se puede habilitar una función de precarga automática para proporcionar una precarga de fila autotemporizada que se inicia al final de la secuencia de ráfagas.

LISTA COMÚN