Características
Las características del módulo del ADC incluyen:
• Algoritmo linear de la aproximación sucesiva con la resolución de 12 pedazos.
• Hasta 28 entradas análogas.
• La salida dio formato en 12-, 10 - o formato justificado a la derecha de 8 bits.
• Conversión sola o continua (vuelta automática a estar desocupada después de la sola conversión).
• Tiempo de la muestra y velocidad de la conversión/poder configurables.
• Bandera completa e interrupción de la conversión.
• Reloj entrado a elección de hasta cuatro fuentes.
• Operación en espera o los modos stop3 para una operación más de poco ruido.
• Fuente asincrónica del reloj para una operación más de poco ruido.
• Disparador asincrónico a elección de la conversión del hardware.
• Automático compare con la interrupción para menos-que, o mayor o igual, valor programable.
Compare el alto registro del valor (ADCCVH)
En 12 mordidos el modo, el registro de ADCCVH lleva a cabo los cuatro pedazos superiores del pedazo 12 para comparar valor. Estos pedazos se comparan a los cuatro pedazos superiores del resultado que sigue una conversión en modo mordido 12 cuando compare la función se permite
En 10 mordidos el modo, el registro de ADCCVH lleva a cabo los dos pedazos superiores del pedazo 10 para comparar el valor (ADCV9 – ADCV8). Estos pedazos se comparan a los dos pedazos superiores del resultado que sigue una conversión en modo mordido 10 cuando compare la función se permite. En modo de 8 bits, ADCCVH no se utiliza durante compara.
Bloque diagrama
