El desarrollo de IC de la conversión de datos de DAC38J84EVM equipa la MOD de las herramientas de desarrollo de DAC38J84 EVAL MO Data Conversion IC DAC38J84 EVAL

El desarrollo de IC de la conversión de datos de DAC38J84EVM equipa la MOD de las herramientas de desarrollo de DAC38J84 EVAL MO Data Conversion IC DAC38J84 EVAL

Descripción funcional
El DAC3XJ8XEVM se piensa para la evaluación de la familia de alta velocidad, interfaz DACs de DAC3XJ8X de JESD204B. La señal de entrada digital al DAC se proporciona del conector de FMC (J16) en hasta ocho carriles de 12.5-Gbps SerDes usando el estándar de interfaz de JESD204B. El conector de FMC también se utiliza para la señal de SINCRONIZACIÓN requerida establecer el vínculo de JESD204B y reloj del dispositivo y señal de SYSREF para FPGA.
La salida analógica del DAC3XJ8X se puede supervisar en los conectores instalados de SMA etiquetó IOUTA con IOUTD para los canales A a D, respectivamente. Las salidas analógicas son transformador juntado y no pasan señales de baja fricción debajo de aproximadamente 10 megaciclos. El transformador convierte la salida diferenciada de DAC a una salida de terminación única para el uso con el equipo de laboratorio común a través de conexiones de cable atadas con alambre de SMA.
Los relojes para el DAC y FPGA se distribuyen usando el limpiador ultra de poco ruido de la inquietud del reloj LMK04828 para los usos de JESD204B. El LMK04828 se puede poner en una variedad de configuraciones incluyendo modo de la distribución de reloj y modo de la limpieza de la inquietud del dual-lazo. En modo de la distribución de reloj, la tarifa de salida deseada de DAC se proporciona al conector de CLKIN y el LMK04828 divide y distribuye los relojes del dispositivo y las señales de SYSREF. En modo del dual-lazo, el conector de CLKIN se puede utilizar para proporcionar una referencia al LMK04828, pero los relojes se generan a bordo usando el LMK04828 PLL y los 122,88 megaciclos a bordo VCXO.