Transistor de poder del Mosfet TMS320DM8168CCYG2 DSP, procesador de DSC DaVinci Digital Media

Transistor de poder del Mosfet TMS320DM8168CCYG2 DSP, procesador de DSC DaVinci Digital Media

Características 1
1
• Procesadores de alto rendimiento de DaVinci Digital Media
– Procesador de ARM® CortexTM-A8 RISC
• Hasta 1,20 gigahertz – C674xTM VLIW DSP

• Upto1GHz

• Hasta 8000 MIPS y 6000 MFLOPS

• Completamente Software-compatible con C67x+ y
  C64x+TM

• Base del BRAZO Cortex-A8

• – Arquitectura ARMv7

  • En-orden, Dual-problema, procesador de Superscalar
    Base

  • Arquitectura de las multimedias de NEONTM

• – Ayudas número entero y coma flotante (VFPv3- IEEE754 obediente)

• Ambiente de la ejecución del RCT de Jazelle®

• Arquitectura de la memoria del BRAZO Cortex-A8 – escondrijos de la instrucción 32-KB y de los datos – escondrijo de 256-KB L2
  – 64-KB RAM, 48-KB de la ROM de la bota

• TMS320C674x VLIW flotante DSP

  • – 64 registros de fines generales (de 32 bits)

  • – Seis unidades funcionales de ALU (de 32 bits y 40-Bit)

    • Apoya número entero de 32 bits, coma flotante del SP (solos precisión de IEEE, de 32 bits) y del DP (IEEE de precisión doble, 64-bit)

    • El SP hasta cuatro de las ayudas añade por el reloj y el DP cuatro añade cada dos relojes

    • Ayudas hasta dos (SP o DP) operaciones aproximadas flotantes de la raíz recíproca o cuadrada por ciclo

  • – Dos multiplican unidades funcionales

    • La Mezclado-precisión IEEE flotante se multiplica
      Apoyado hasta:
      – 2SPxSP→SPPerClock
      – 2SPxSP→DPEveryTwoClocks – 2SPxDP→DPEveryThreeClocks – 2DPxDP→DPEveryFourClocks

    • El punto fijo multiplica ayudas dos 32 x 32 se multiplica, cuatro 16 x de 16 bits se multiplica incluyendo complejo se multiplica, u ocho 8 x de 8 bits se multiplica por ciclo de reloj

• Arquitectura de dos niveles de la memoria de C674x
  – 32-KB L1P y L1D PEGAN y depositan
  – 256-KB L2 unificó RAM trazado y escondrijos

• Unidad de administración de memoria del sistema (sistema MMU) – mapas C674x DSP y memoria de EMDA TCB
Accesos a las direcciones del sistema
• 512KB del regulador de la memoria del En-microprocesador (OCMC)
RAM
• Medios regulador
– Maneja los módulos HDVPSS y HDVICP2
• Vídeo de alta definición programable hasta tres
Motores de Coprocessing de la imagen (HDVICP2)
– Codifique, descifre, transcodifique las operaciones
– SP H.264, MPEG-2, VC-1, MPEG-4 y ASP
• Motor de gráficos de SGX530 3D (disponible solamente en el dispositivo DM8168)
– Entrega hasta 30 MTriangles por segundos
– Motor escalable universal de Shader
– Móvil de Direct3D®, OpenGL® ES 1,1 y 2,0, OpenVGTM 1,1, OpenMaxTM API Support
– Operación conducida acceso directo de memoria avanzada de la geometría
– Antimelladura programable de la imagen del HQ • Endianness
– Las instrucciones y los datos – poco Endian ARME, de DSP • Subsistema de proceso video de HD (HDVPSS)
– Dos canales video de la captura de 165-MHz HD

• Uno de 16 bits o 24-Bit y un canal de 16 bits

• Cada canal hendible en de 8 bits dual
  Canales de la captura
  – Dos canales de la reproducción de vídeo de 165-MHz HD
  • Uno de 16 bits, canal 24-Bit, 30-Bit y un canal de 16 bits
  – Salida analógica simultánea del SD y de HD
  – Transmisor de Digitaces HDMI 1,3 con PHY con
  HDCP hasta el reloj del pixel 165-MHz – tres capas de los gráficos
  • Interfaces de 32 bits duales de DDR2 y de DDR3 SDRAM

• – Ayudas hasta DDR2-800 y DDR3-1600

• – Hasta ocho dispositivos x8 suman

• – 2GB del espacio de dirección total

• – Encargado dinámico de la memoria (DMM)

  • Trazado multizonas programable de la memoria
    e interpolación

  • Permite 2.os accesos eficientes del bloque

  • Las ayudas tejaron objetos en 0°, el 90°, 180°, o
    Orientación 270° y el duplicar

  • Optimiza accesos entrelazados
    • Un puerto 2,0 del PCI Express® (PCIe) con PHY integrado