
Add to Cart
Interfaz ICs ASYNCHRON RCVR/TRANS de PC16552DVX/NOPB UART con el primero en entrar, primero en salir
Descripción general
El PC16552D es una versión dual del receptor-transmisor asincrónico universal de PC16550D (UART) que los dos canales seriales son totalmente independientes a excepción de un interfaz común de la CPU y la entrada cristalina en ciclo inicial ambos canales es funcionalmente idéntica a los 16450 cada canal puede actuar con el transmisor del en-microprocesador y el receptor FIFOs (modo del primero en entrar, primero en salir) para aliviar la CPU de gastos indirectos excesivos del software en modo del primero en entrar, primero en salir cada canal es capaz de proteger 16 bytes (más 3 pedazos de los datos de error por byte en el RCVR primero en entrar, primero en salir) de datos en el transmisor y el receptor la lógica de control del primero en entrar, primero en salir es todo en-microprocesador para minimizar gastos indirectos del sistema y para maximizar eficacia de sistema
La señalización para las transferencias del acceso directo de memoria se hace a través de dos pernos por
el canal (TXRDY y RXRDY) la función de RXRDY es mul-
tiplexed en un perno con los tions funcionales de la SALIDA 2 y de BAUDOUT La CPU puede seleccionar estas funciones a través de un nuevo registro (el registro alterno de la función)
Cada canal realiza la conversión serial-a-paralela en caracteres de datos recibió de un dispositivo periférico o una conversión del MODEM y paralelo-a-serial en re de los caracteres de datos ceived de la CPU que La CPU puede leer la situación completa de cada re de la información de estado del canal virada hacia el lado de babor incluye en cualquier momento el tipo y la condición de los tions de la ópera de la transferencia que son realizados por el DUART así como cualquier condición de error (el enmarcar del sobrante de la paridad o interrupción de la rotura)
El DUART incluye los géneros programables tor de una velocidad para cada canal que cada uno es capaz de dividir la entrada de reloj por divisores de 1 a (216 b 1) y producir un reloj de 16 c para conducir las disposiciones internas de la lógica del transmisor también se incluyen para utilizar este reloj de 16 c para conducir la lógica del receptor El DUART tiene capacidad completa del Módem-control y las interrupciones de un sistema de la procesador-interrupción pueden ser favorables grammed a las exigencias del consumidor que minimizan poner de COM requerido para manejar el enlace de comunicaciones
El DUART se fabrica usando el M2CMOSTM avanzado del semiconductor nacional