El chip SRAM estático de 18 Mbit 6.5 Ns COMS CY7C1381KV33-133AXI

• Admite operaciones de bus de 133 MHz
• E/S comunes de 512K × 36 y 1M × 18
• Fuente de alimentación central de 3.3 V (VDD)
• Suministro de E/S de 2.5 V o 3.3 V (VDDQ)
• Tiempo rápido de reloj a salida: 6.5 ns (versión de 133 MHz)
• Alto rendimiento de velocidad de acceso 2-1-1-1
• Contador de ráfaga seleccionable por el usuario que admite secuencias de ráfaga intercaladas o lineales
• Escaneo de límite compatible con IEEE 1149.1 JTAG
• Opción de modo de suspensión ZZ
• Código de corrección de errores (ECC) en chip para reducir la tasa de error suave (SER)

Las series CY7C1381KV33 son SRAM síncronas de 3.3 V, 512K × 36 y 1M × 18 diseñadas para interactuar con microprocesadores de alta velocidad con una lógica de pegamento mínima. Estos dispositivos cuentan con un retardo de acceso máximo de 6.5 ns (versión de 133 MHz) e incluyen un contador de 2 bits en chip para la generación de direcciones de ráfaga.

Todas las entradas síncronas están controladas por registros controlados por una entrada de reloj de flanco positivo (CLK). Los dispositivos funcionan con una fuente de alimentación central de +3.3 V, mientras que todas las salidas funcionan con un suministro de +2.5 V o +3.3 V. Todas las entradas y salidas son estándar JEDEC y compatibles con JESD8-5.

Embalaje de exportación estándar disponible. Los clientes pueden elegir entre cajas de cartón, cajas de madera y palés de madera según sus requisitos.