Microprocesador de memoria Flash móvil de la COPITA de HY5PS1G831CFP-S6 RDA 128MX8 0.4ns Cmos PBGA60

COPITA del microprocesador de memoria Flash HY5PS1G831CFP-S6 RDA, 128MX8, 0.4ns, Cmos, PBGA60

Características

• VDD = 1,8 +/- 0.1V•VDDQ = 1,8 +/- 0.1V
• Todas las entradas y salidas son compatibles con el interfaz SSTL_18
• 8 bancos
• Operación de las entradas de reloj completamente diferenciado (CK, /CK)
• Interfaz doble de la tarifa de datos
• Transacción de los síncrono-datos de la fuente alineada con el estroboscópico bidireccional de los datos (DQS, /DQS)
• Estroboscópico diferenciado de los datos (DQS, /DQS)
• Los datos hacen salir en DQS, bordes de /DQS cuándo lea (afiló DQ)
• Las entradas de datos en centros de DQS cuándo escriba (centraron DQ)
• En el microprocesador DLL alinee la transición de DQ, de DQS y de /DQS con la transición de las CK
• La máscara del DM escribe dato-en los bordes de levantamiento y que caen del estroboscópico de los datos
• Todas las direcciones y entradas de control excepto los datos, los estroboscópicos de los datos y las máscaras de los datos trabados en los bordes de levantamiento del reloj
• El estado latente programable 3, 4, 5 y 6 de CAS apoyó
• El estado latente aditivo programable 0, 1, 2, 3, 4 y 5 apoyó
• Longitud estallada programable 4/8 con ambos mordisco secuencial y modo de la interpolación
• Ocho operaciones internas del banco con solo RAS pulsado
• El auto restaura y el uno mismo restaura apoyado
• el cierre del tRAS apoyó
• 8K restauran los ciclos /64ms
• JEDEC 60ball estándar FBGA (x4/x8), 84ball FBGA (x16)
• Opción completa del conductor de la fuerza controlada por EMR
• En dado la terminación apoyó
• De Chip Driver Impedance Adjustment apoyó
• El estroboscópico leído de los datos apoyó (x8 únicos)
• Uno mismo-restaure la entrada da alta temperatura

• Este producto está de acuerdo con pertenecer del directorio de RoHS.

Característica: