Memoria Chip Storage del chip de memoria H9CCNNN8JTALAR 8Gb LPDDR3 BGA178 de la COPITA
H9CCNNN8JTALAR
Características:
[FBGA]
- Temperatura de la operación
- -30 ' C ~ 105' C - Packcage
- 178-ball FBGA
- 11.0x11.5mm2, 1.00t, echada de 0.65m m
- Ventaja y halógeno libres
[LPDDR3]
- VDD1 = 1.8V (1.7V a 1.95V)
- VDD2, VDDCA y VDDQ = 1.2V (1.14V a 1,30)
- Interfaz HSUL_12 (lógica Unterminated de alta velocidad 1.2V)
- Los datos dobles valoran la arquitectura para el ómnibus del comando, de la dirección y de datos;
- todo el control y dirección excepto CS_n, CKE trabaron en el borde de levantamiento y que caía del reloj
- CS_n, CKE trabó en el borde de levantamiento del reloj
- dos accesos a datos por ciclo de reloj - Entradas de reloj diferenciado (CK_t, CK_c)
- Estroboscópico diferenciado bidireccional de los datos (DQS_t, DQS_c)
- Transacción síncrona de los datos de la fuente alineada con el estroboscópico diferenciado bidireccional de los datos (DQS_t, DQS_c)
- Salidas de datos alineadas con el borde de la operación LEÍDA del estroboscópico de los datos (DQS_t, DQS_c) cuándo
- Las entradas de datos alineadas con el centro del estroboscópico de los datos (DQS_t, DQS_c) cuándo ESCRIBEN la operación - Las máscaras del DM escriben datos en el borde de levantamiento y que cae del estroboscópico de los datos
- RL programable (estado latente leído) y WL (escriba el estado latente)
- Longitud estallada programable: 8
- El auto restaura y el uno mismo restaura apoyado
- Todo el auto del banco restaurar y por el auto del banco restaura apoyado
- TCSR auto (el uno mismo compensado temperatura restaura)
- PASR (el uno mismo parcial del arsenal restaura) por la máscara del banco y la máscara del segmento
- DS (fuerza de la impulsión)
- DPD (poder profundo abajo)
- ZQ (calibración)
- ODT (en la terminación del dado
