Soporte de la superficie de la memoria 256Mbit de SDRAM del chip de memoria de la COPITA HY5DU561622FTP-5, 200MHz, 2,4 → 2,7 V
| Cualidad |
Valor |
| Tamaño de la memoria |
256Mbit |
| Organización |
pedazo el 16M x 16 |
| Tarifa de datos |
200MHz |
| Anchura del ómnibus de datos |
16bit |
| Número de pedazos por palabra |
16bit |
| Número de palabras |
el 16M |
| Montaje del tipo |
Soporte superficial |
| Tipo del paquete |
TSOP |
| Pin Count |
66 |
| Dimensiones |
22,33 x 10,26 x 1.044m m |
| Altura |
1.044m m |
| Longitud |
22.33m m |
| Voltaje de fuente mínimo de funcionamiento |
2,4 V |
| Temperatura de funcionamiento mínima |
0 °C |
| Temperatura de funcionamiento máximo |
°C +70 |
| Voltaje de fuente máximo de funcionamiento |
2,7 V |
| Anchura |
10.26m m |
DESCRIPCIÓN
El Hynix HY5DU561622FTP-5, -4 series es una COPITA síncrona de la tarifa de 268.435.456 del pedazo Cmos datos del doble (RDA),
adaptado idealmente para los usos de punto a punto que requiere alto ancho de banda.
Las operaciones completamente síncronas de la oferta de Hynix 16Mx16 RDA SDRAMs referidas a los bordes de levantamiento y que caen del
reloj. Mientras que todas las direcciones y entradas de control están trabadas en los bordes de levantamiento de las CK (bordes que caen de /CK), datos,
Los estroboscópicos de los datos y escribir entradas de las máscaras de los datos se muestrean en los bordes de levantamiento y que caen de él. Las trayectorias de datos están internamente
canalizado y pedazo 2 prefetched para alcanzar ancho de banda muy alto. Todos los niveles voltaicos de entrada y de la salida son compatibles
con SSTL_2.
CARACTERÍSTICAS
• VDD, VDDQ = 2.5V +/- 0.2V para 200MHz
VDD, VDDQ = 2.6V + 0,1/-0.2V para 250MHz
• Todas las entradas y salidas son compatibles con SSTL_2
interfaz
• JEDEC 400mil estándar 66pin TSOP-II con 0.65m m
echada del perno
• Operación de las entradas de reloj completamente diferenciado (CK, /CK)
• Interfaz doble de la tarifa de datos
• Fuente síncrona - transacción de los datos alineada con
estroboscópico bidireccional de los datos (DQS)
• el dispositivo x16 tiene 2 estroboscópicos bytewide de los datos (LDQS,
UDQS) por cada entrada-salida x8
• Salidas de datos en los bordes de DQS cuando están leídas (afiló DQ)
Entradas de datos en centros de DQS cuándo escriba (centrado
DQ)
• Los datos (DQ) y escribir las máscaras (DM) trabaron en el ambos
bordes de levantamiento y que caen del estroboscópico de los datos
• Todas las direcciones y entradas de control excepto los datos, datos
estroboscópicos y máscaras de los datos trabadas en los bordes de levantamiento
del reloj
• Escriba los controles del byte de la máscara por LDM y UDM
• El estado latente programable 3/4 de /CAS apoyó
• Longitud estallada programable 2/4/8 con ambos
modo secuencial y de la interpolación
• 4 operaciones internas del banco con solo /RAS pulsado
• la función del cierre del tRAS apoyó
• El auto restaura y el uno mismo restaura apoyado
• 8192 restauran los ciclos/64ms
• Fuerza (débil) completa, media y hecha juego de la impedancia
opción del conductor controlada por EMRS
