Servicios de gestión Co., LTD de la empresa del camino de seda de Pekín

Integrity management, solidarity and mutual help, innovation and change, pragmatism and efficiency.

Manufacturer from China
Evaluación de proveedor
7 Años
Casa / Productos / DRAM Memory Chip /

Eficacia alta del soporte de la superficie del chip de memoria 256MX16 Cmos PBGA96 de la copita de H5TQ4G63CFR-RDC

Contacta
Servicios de gestión Co., LTD de la empresa del camino de seda de Pekín
Visita el sitio web
País/Región:china
Persona de contacto:Mr
Contacta

Eficacia alta del soporte de la superficie del chip de memoria 256MX16 Cmos PBGA96 de la copita de H5TQ4G63CFR-RDC

Preguntar último precio
Número de modelo :H5TQ4G63CFR-RDC
Cantidad de orden mínima :1 paquete
Condiciones de pago :T/T, Paypal, Western Union, fideicomiso y otros
Capacidad de la fuente :10K por mes
Plazo de expedición :3-5 días
Detalles de empaquetado :paquete de la bandeja, 1600/box
Nº de artículo :H5TQ4G63CFR-RDC
Tipo de IC de la memoria :COPITA DE RDA
Modo de acceso :EXPLOSIÓN MULTI DE LA PÁGINA DEL BANCO
Paquete :R-PBGA-B96
Anchura de la memoria :16
Montaje :Montaje en superficie
more
Contacta

Add to Cart

Buscar vídeos similares
Ver descripción del producto
COPITA del chip de memoria H5TQ4G63CFR-RDC RDA de la copita, 256MX16, Cmos, PBGA96
 
El H5TQ4G63 es una COPITA síncrona de la tarifa de 4.294.967.296 del pedazo Cmos datos del doble III (DDR3), adecuada idealmente para los usos de memoria principal que requiere densidad de memoria grande y alto ancho de banda. Operaciones completamente síncronas de la oferta de SK Hynix 4Gb DDR3 SDRAMs referidas a los bordes de levantamiento y que caen del reloj. Mientras que todas las direcciones y entradas de control están trabadas en los bordes de levantamiento de las CK (bordes que caen de las CK), los datos, los estroboscópicos de los datos y escribir entradas de las máscaras de los datos se muestrean en los bordes de levantamiento y que caen de él. Las trayectorias de datos internamente se canalizan y de 8 bits prefetched para alcanzar ancho de banda muy alto.
 

Características

  • VDD=VDDQ=1.5V +/- 0.075V
  • Operación de las entradas de reloj completamente diferenciado (CK, CK)
  • Estroboscópico diferenciado de los datos (DQS, DQS)
  • En el microprocesador DLL alinee la transición de DQ, de DQS y de DQS con la transición de las CK
  • Las máscaras del DM escriben dato-en los bordes de levantamiento y que caen del estroboscópico de los datos
  • Todas las direcciones y entradas de control excepto los datos, los estroboscópicos de los datos y las máscaras de los datos trabados en los bordes de levantamiento del reloj
  • El estado latente programable 5, 6, 7, 8, 9, 10, 11, 13 y 14 de CAS apoyó
  • El estado latente aditivo programable 0, CL-1, y CL2 apoyó
  • Estado latente programable de CAS Write 9 (del CWL) = 5, 6, 7, 8 y 10
  • Longitud estallada programable 4/8 con ambos mordisco secuencial y modo de la interpolación
  • Interruptor del BL simultáneamente
  • 8banks
  • La media restaura el ciclo (Tcase de 0°C~ 95°C)
    • 7,8 µs en 0°C ~ 85°C
    • 3,9 µs en 85°C ~ temperatura comercial 95°C (0°C ~ 95°C) temperatura industrial (-40°C ~ 95°C)
  • JEDEC 78ball estándar FBGA (x8), 96ball FBGA (x16)
  • Fuerza del conductor seleccionada por EMRS
  • La dinámica en la terminación del dado apoyó
  • El perno asincrónico del RESET apoyó
  • La calibración de ZQ apoyó
  • TDQS (estroboscópico de los datos de la terminación) apoyado (x8 únicos)
  • Escriba Levelization apoyado
  • 8 pre-búsquedas mordidas

Cualidades técnicas

 
 
 
 
 

ECCN/UNSPSC

 
 
Carro de la investigación 0