| Número del procesador | i5-520M |
| Familia | Móvil de la base i5 |
| Tecnología (micrón) | 0,032 |
| Velocidad de procesador (gigahertz) | 2,4 |
| Tamaño del escondrijo L2 (KB) | 512 |
| Tamaño del escondrijo L3 (MB) | 3 |
| El número de corazones | 2 |
| EM64T | Apoyado |
| Tecnología de HyperThreading | Apoyado |
| Tecnología de la virtualización | Apoyado |
| Tecnología aumentada de SpeedStep | Apoyado |
| Característica mordida Ejecutar-neutralización | Apoyado |
Información general:
|
| Tipo | CPU/microprocesador |
| Segmento de mercado | Móvil |
| Familia | Móvil de Intel Core i5 |
| Número de modelo | i5-520M |
| Frecuencia | 2400 megaciclos |
| Frecuencia máxima de turbo | 2933 megaciclos (1 base)
2667 megaciclos (2 corazones) |
| Frecuencia de la energía baja | 1200 megaciclos |
| Velocidad del autobús | 2,5 GT/s DMI |
| Multiplicador del reloj | 18 |
| Paquete | 988-pin micro-FCPGA (rPGA988A) |
| Zócalo | Zócalo G1/rPGA988A |
| Tamaño | 1,48””/los 3.75cm los x 3.75cm de x 1,48 |
| Fecha de introducción | 7 de enero de 2010 |
| Fecha de la Fin-de-vida | La fecha pasada de la orden para los procesadores encajonados es el 19 de octubre de 2012
La fecha pasada del envío para los procesadores encajonados es el 18 de enero de 2013 |
| | |
Arquitectura/Microarchitecture:
|
| Microarchitecture | Westmere |
| Plataforma | Calpella |
| Base del procesador | Arrandale |
| Steppings de la base | C2 (Q3GB, SLBNB)
K0 (Q4CN, SLBU3) |
| CPUIDs | 20652 (Q3GB, SLBNB)
20655 (Q4CN, SLBU3) |
| Proceso de fabricación | 0,032 micrones
382 millones de transistores (la CPU muere)
177 millones de transistores (IMC/los gráficos muere) |
| Muera | 81mm2 (la CPU muere)
114mm2 (IMC/gráficos muere) |
| Anchura de los datos | pedazo 64 |
| El número de corazones de la CPU | 2 |
| El número de hilos | 4 |
| Unidad de la coma flotante | Integrado |
| Tamaño de llano 1 escondrijo | 2 x 32 la manera del KB 4 fijó escondrijos asociativos de la instrucción
2 x 32 la manera del KB 8 fijó escondrijos asociativos de los datos |
| Tamaño de llano 2 escondrijos | 2 x 256 la manera del KB 8 fijó escondrijos asociativos |
| Tamaño de llano 3 escondrijos | 3 la manera del MB 12 fijó el escondrijo compartido asociativo |
| Memoria física | 8 GB |
| Multiprocesamiento | No apoyado |
| Características | Instrucciones del § MMX
§ SSE/fluir las extensiones de SIMD
§ SSE2/fluir las extensiones 2 de SIMD
§ SSE3/fluir las extensiones 3 de SIMD
§ SSSE3/extensiones suplementales 3 de SIMD que fluyen
§ SSE4/SSE4.1 + SSE4.2/fluir las extensiones 4 de SIMD
§ AES/instrucciones estándar de la encriptación avanzada
§ EM64T/tecnología de la memoria extendida 64/Intel 64
HT del §/tecnología el Híper-roscar
§ TBT/tecnología del Turbo Boost
El § NX/XD/ejecuta el pedazo de neutralización
Tecnología del VT-x/de la virtualización del §
VT-d del §/virtualización para la entrada-salida dirigida
§ TXT/tecnología de confianza de la ejecución |
| Características de la energía baja | Estados C1, C3 y C6 del hilo del §
Estados C1/C1E, C3 y C6 de la base del §
Estados C1/C1E, C3 y C6 del paquete del §
Tecnología aumentada § de SpeedStep |
Periférico/componentes integrados:
|
| Gráficos integrados | Tipo de GPU: HD (Westmere)
Frecuencia baja (megaciclo): 500
Frecuencia máxima (megaciclo): 766
El número de exhibiciones apoyadas: 2 |
| Regulador de la memoria | El número de reguladores: 1
Canales de memoria: 2
Anchura del canal (pedazos): 64
Memoria apoyada: DDR3-800, DDR3-1066
Ancho de banda máximo de la memoria (GB/s): 17,1
El ECC apoyó: No |
| Otros periférico | Interfaz directo del § medios
Interfaz de PCI Express 2,0 del § |
Parámetros eléctricos/termales:
|
| Base de V | 0.8V - 1.4V (modo de alta frecuencia)
0.775V - 1V (modo de baja fricción) |
| Temperatura de funcionamiento mínimo/máximo | 0°C - 105°C |
| Disipación de poder máxima | 3,8 vatio (TDP en)/67,2 vatios (pico del estado C6, base de la CPU única)
44,8 vatios (continuos, base de la CPU única) |
| Thermal Design Power | 35 vatios (paquete)
25 vatios (base de la CPU)
12,5 vatios (base de los gráficos) |
