Memoria Flash serial del pedazo de W25q16dvsig 3v el 16m con los componentes duales y del patio de Spi del poder del chip CI de la CRT TV

MEMORIA FLASH SERIAL de W25Q16DVSIG 3V 16M-BIT CON los componentes DUALES Y del PATIO de SPI del poder del chip CI de la CRT TV

La DESCRIPCIÓN GENERAL memoria Flash serial de W25Q16DV (16M-bit) provee de una solución del almacenamiento para los sistemas el espacio, los pernos y el poder limitados. La serie 25Q ofrece flexibilidad y funcionamiento bastante más allá de los dispositivos de destello seriales ordinarios. Son ideales para el código que sombrea PARA PEGAR, ejecutando código directamente de dual/del patio SPI (XIP) y almacenando voz, el texto y datos. El dispositivo actúa encendido un solo 2.7V a la fuente de alimentación 3.6V con el consumo actual tan bajo como el active 4mA y 1µA para el poder-abajo.

El arsenal de W25Q16DV se organiza en 8.192 páginas programables de 256 bytes cada uno. Hasta 256 bytes se pueden programar a la vez. Las páginas se pueden borrar en grupos de 16 (borrado del sector 4KB), grupos de 128 (borrado del bloque 32KB), los grupos de 256 (borrado del bloque 64KB) o el microprocesador entero (borrado del microprocesador). El W25Q16DV tiene 512 sectores borrables y 32 bloques borrables respectivamente. Los pequeños sectores 4KB permiten mayor flexibilidad en los usos que requieren almacenamiento de los datos y del parámetro. (Véase el cuadro 2.)

El W25Q16DV apoya el interfaz periférico serial estándar (SPI), y un alto rendimiento dual/patio hecho salir así como entrada-salida SPI se dobla/del patio: Reloj serial, datos selectos, seriales I/O0 (DI) del microprocesador, I/O1 (HAGA), I/O2 (/WP), e I/O3 (/HOLD). Las frecuencias de reloj de SPI hasta de 104MHz se apoyan permitiendo índices de reloj equivalentes de 208MHz (104MHz x 2) para la entrada-salida dual y 416MHz (104MHz x 4) para la entrada-salida del patio al usar el dual leída rápido/Quad instrucciones de la entrada-salida. Estas tasas de transferencia pueden superar 8 asincrónicos estándar y memorias Flash paralelas de 16 bits. El modo leído continuo permite el acceso de memoria eficiente con únicamente 8 relojes de instrucción-gastos indirectos leer 24 direcciones de pedazo, permitiendo la operación verdadera de XIP (ejecute en el lugar).

Un perno del control, el perno de la protección de escritura y programables escriben la protección, con el top o el control del arsenal de la parte inferior, proporciona flexibilidad adicional del control. Además, el dispositivo apoya la identificación estándar del fabricante y de dispositivo de JEDEC con un número de serie único 64-bit.

LISTA COMÚN