Chips CI electrónicos 8-Mbit (512K x 16) RAM estático de CY62157EV30LL-45BVXI

CY62157EV30 MoBL®

8-Mbit (512K x 16) RAM estático

Características

• Paquete de TSOP I configurable como 512K x 16 o como el 1M x 8 SRAM

• Velocidad: 45 ns

• Gama ancha del voltaje: 2.20V-3.60V

• Pin compatible con CY62157DV30

• Poder espera ultrabajo

  — Corriente espera típica: µA 2

  — Corriente espera máxima: µA 8 (industrial)

• Poder activo ultrabajo

  — Corriente activa típica: 1,8 mA @ f = 1 megaciclo

• Extensión de memoria fácil con las características de CE1, de CE2, y de OE

• Poder automático abajo cuando está no reelegido como candidato

• Cmos para la velocidad y el poder óptimos

• Disponible en 48 la bola Pb-libre y no Pb-libre VFBGA,

  44 perno Pb-libre paquetes del perno TSOP I de TSOP II y 48

Descripción funcional^[1]

El CY62157EV30 es un alto rendimiento Cmos RAM estático organizado como palabras 512K por 16 pedazos. Este dispositivo ofrece diseño de circuito avanzado para proporcionar la corriente activa ultrabaja. Esto es ideal para proporcionar más batería Life™ (MoBL®) en usos portátiles tales como teléfonos portátiles. El dispositivo también hace que un poder automático abajo ofrezca que reduce perceptiblemente el consumo de energía cuando las direcciones no están conectando. Ponga el dispositivo en modo espera cuando está no reelegido como candidato (el CE₁ ALTO o el CE₂ BAJO o BHE y BLE es ALTO). Los pernos de la entrada o de la salida (IO₀ a IO₁₅)se colocanenunaltoestadode laimpedanciacuando:

 • No reelegido como candidato (CE₁ALTOoCE₂ BAJO)

  • Las salidas son discapacitadas (OE ALTOS)

  • El alto del byte permite y el byte Enable baja es discapacitado (BHE, BLE ALTOS)

  • Escriba la operación es activo (CE₁ PUNTO BAJO, el CE₂ ALTO y NOSOTROS BAJOS)

Para escribir al dispositivo, tomar el microprocesador permita (el CE₁ BAJO y el CE₂ ALTO) y escriba permiten las entradas de (WE) BAJO. Si el punto bajo del byte permite (BLE) es BAJO, después los datos de los pernos del IO (IO₀ a IO₇)se escribenenlaubicaciónespecificadaenlospernosde ladirección(A₀ a A₁₈). Sielaltodelbytepermite(BHE)esBAJO, despuéslosdatosde lospernosdelIO(IO₈ a IO₁₅)se escribenenlaubicaciónespecificadaenlospernosde ladirección(A₀ a A₁₈).

Para leer en el dispositivo, tome el microprocesador permiten (el CE₁ BAJO y el CE₂ ALTO) y la salida permite el PUNTO BAJO de (OE) mientras que fuerza la escritura permite el ALTO de (WE). Si el punto bajo del byte permite (BLE) es BAJO, después los datos de la posición de memoria especificada por los pernos de la dirección aparecen en IO₀ a IO₇. Sielaltodelbytepermite(BHE)esBAJO, despuéslosdatosde lamemoriaaparecenenIO₈ a IO₁₅.

Bloque diagrama de la lógica

Notas 1. Para las recomendaciones de la mejor práctica, refiera por favor a la nota de uso de Cypress AN1064, instrucciones del sistema de SRAM

Grados máximos

Exceder grados máximos puede acortar la vida de batería del dispositivo. Las instrucciones del usuario no se prueban.

Temperatura de almacenamiento ......................................................................... – 65°C a + 150°C

La temperatura ambiente con poder aplicó ........................................... – 55°C a + 125°C

Voltaje de fuente para moler el potencial ................................ – 0.3V a 3.9V (V_CCmax + 0.3V)

El voltaje de DC se aplicó a las salidas en el alto-z estado ^{[6, 7]} ......... – 0.3V a 3.9V (V_CCmax + 0.3V)

Voltaje de entrada CC ^{[6, 7]} .................................................... – 0.3V a 3.9V (VCC máximo + 0.3V)

Corriente de salida en las salidas (BAJAS) ....................................................................... 20 mA

Voltaje de la descarga estática ....................................... > 2001V (MIL-STD-883, método 3015)

Cierre encima de la corriente ............................................................................................... > 200 mA

Oferta común (venta caliente)