Los chips CI electrónicos AD9643BCPZ-250 se doblan convertidor de analógico a digital

14-Bit, 170 MSPS/210 MSPS/250 MSPS, 1,8 V

Convertidor de analógico a digital dual (ADC) AD9643

CARACTERÍSTICAS

SNR = dBFS 70,6 en 185 megaciclos A_ADENTRO y 250 MSPS

SFDR = dBc 85 en 185 megaciclos A_ADENTRO y 250 MSPS

  −151.6 dBFS/Hz entró ruido en 185 megaciclos, −1 el dBFS A_ADENTRO y 250 MSPS

Consumo de energía total: 785 mW en 250 MSPS

1,8 voltajes de fuente de V

Salidas de LVDS (niveles ANSI-644)

Divisor del reloj de la entrada to-8 del número entero 1 (625 megaciclos de entrada máxima)

Frecuencias de muestreo de hasta 250 MSPS

SI frecuencias de muestreo de hasta 400 megaciclos

Referencia interna del voltaje del ADC

Gama flexible de la entrada análoga

  1,4 V p-p a 2,0 V p-p (1,75 nominal de V p-p)

Estabilizador del ciclo de trabajo del reloj del ADC

95 aislamientos/interferencia del canal del DB

Control del puerto serie

Modos ahorros de energía del poder-abajo

capacidad de autoprueba Usuario-configurable, incorporada de (BIST)

USOS

Comunicaciones

Sistemas de radio de la diversidad

Receptores digitales con varios modos de funcionamiento (3G)

  TD-SCDMA, WiMax, WCDMA, CDMA2000, G/M, BORDE, LTE

Sistemas de la desmodulación de I/Q

Sistemas elegantes de la antena

Radios del software de fines generales

Equipo del ultrasonido

Aplicaciones de datos de banda ancha

DESCRIPCIÓN GENERAL

El AD9643 es un dual, convertidor de analógico a digital de 14 pedazos (ADC) con velocidades del muestreo de hasta 250 MSPS. El AD9643 se diseña para apoyar los usos de comunicaciones, donde se desean el bajo costo, el ancho de banda tamaño pequeño, amplio, y la flexibilidad.

El ADC dual quita el corazón a la característica un gradual, arquitectura canalizada diferencial con lógica integrada de la corrección de error de salida. Cada ADC ofrece las entradas anchas del ancho de banda que apoyan una variedad de gamas seleccionables por el usuario de la entrada. Una referencia integrada del voltaje facilita consideraciones del diseño. Un estabilizador del ciclo de trabajo se proporciona para compensar variaciones en el ciclo de trabajo del reloj del ADC, permitiendo que los convertidores mantengan excelente rendimiento.

Los datos de salida del ADC se encaminan directamente a los dos puertos de salida del pedazo LVDS del externo 14 y se dan formato según lo o interpolado o canal multiplexado.

Las opciones flexibles del poder-abajo permiten ahorros significativos del poder, cuando están deseadas.

La programación para la disposición y el control son realizados usando una interfaz en serie SPI-compatible de 3 alambres.

El AD9643 está disponible en 64 un avance LFCSP y se especifica sobre la gama de temperaturas industrial de −40°C a +85°C. que este producto es protegido por una patente de los E.E.U.U.

PUNTOS CULMINANTES DEL PRODUCTO

1. Integrado se dobla, 14 pedazos, 170 MSPS/210 MSPS/250 MSPS ADC.

2. La operación de una sola fuente de 1,8 V y un conductor separado de la salida digital suministran acomodar salidas de LVDS.

3. La entrada diferenciada propietaria mantiene el funcionamiento excelente de SNR para las frecuencias de la entrada de hasta 400 megaciclos.

4. La entrada de la SINCRONIZACIÓN permite la sincronización de dispositivos múltiples.

5. 3-pin, puerto de 1,8 V SPI para la programación del registro y repaso del registro.

6. Compatibilidad de Pin con el AD9613, no prohibiendo a una migración simple abajo a partir 14 pedazos a 12 pedazos. Esta parte es también perno compatible con el AD6649 y el AD6643.

BLOQUE DIAGRAMA FUNCIONAL

Oferta común (venta caliente)