Los chips CI electrónicos 74HC00D Quad la puerta de NAND entrada 2

 
74HC00; 74HCT00
Puerta de NAND entrada del patio 2
 
CARACTERÍSTICAS
• Cumple con el estándar no 8-1A de JEDEC
• Protección del ESD:
  HBM EIA/JESD22-A114-A excede 2000 V
  El milímetro EIA/JESD22-A115-A excede 200 V
• Especificado de −40 al °C +85 y de −40 a +125 °C.
 
DESCRIPCIÓN
Los 74HC00/74HCT00 son dispositivos de alta velocidad de la Si-puerta Cmos y son perno compatible con la energía baja Schottky TTL (LSTTL). Se especifican de acuerdo con el estándar no 7A de JEDEC.
 
Los 74HC00/74HCT00 proporcionan la función entrada 2 del NAND.
 
DATOS DE REFERENCIA RÁPIDA
TIERRA = 0 V; Tamb = °C 25; tr = tf = 6 ns.

Notas
1. _Elpaladiode C se utiliza para determinar la disipación de poder dinámica (P_D en µW).
    P_cc² de ×_del × f_idel × V del_paladio de_D = de C N + Σ (C_L de × f_o^del × V_cc²) donde:
    f_i = frecuencia entrada en el megaciclo;
    f_o = frecuencia hecha salir en el megaciclo;
    C_L = capacitancia hecha salir de la carga en el PF;
    V voltaje del_cc = de fuente en voltios;
    Salidas de la transferencia de la carga de N = del total;
    Σ (× FO del × VCC2 del CL) = suma de las salidas.
2. Para 74HC00 la condición es V_I = tierra a V_cc.
    Para 74HCT00 la condición es V_I = tierra al − 1,5 V. de V_cc.
 
Tipo de conexión Fig.1 DIP14, SO14 y (T) SSOP14.

 
Tipo de conexión Fig.2 DHVQFN14.                                   Diagrama de lógica Fig.3 (una puerta).

             
 
           
 
 
 
 
 
 
 
 
 
 
Diagrama de la función Fig.4.                                      Símbolo de lógica del IEC Fig.5.