Placa de circuito programable de AD9850BRSZ TQFP-64, circuito integrado de destello Cmos del ic

Placa de circuito programable de AD9850BRSZ TQFP-64, circuito integrado de destello Cmos del ic

AD9850BRSZ

El Cmos, 125 megaciclos termina el sintetizador del DDS

CARACTERÍSTICAS

Rendimiento del En-microprocesador de la tarifa de reloj de 125 megaciclos alto

DAC y comparador de alta velocidad DAC SFDR > DB 50 @ 40 megaciclos

La palabra de adaptación de la frecuencia de 32 bits de AOUT simplificó el interfaz de control: Byte paralelo o capacidad serial 3,3 V o 5 V de la modulación de fase del formato del cargamento

Energía baja de la operación de la Solo-fuente: 380 mW @ 125 megaciclos (5 V)

Energía baja: 155 mW @ 110 megaciclos (3,3 V)

Función del poder-Abajo Ultrasmall

empaquetado de 28-Lead SSOP

USOS

La frecuencia/la recuperación de reloj Fase-ágil de la síntesis de la onda sinusoidal y el conjunto de circuitos de la fijación para las comunicaciones de Digitaces ADC de control digital codifican usos ágiles del oscilador local del generador

MÁXIMO ABSOLUTO RATINGS*

Temperatura de empalme máxima……………. 150°C

VDD…………………………………… 6 V

Entradas de Digitaces……………………. – 0,7 V a +VS

Corriente continua de la salida de Digitaces…………… 5 mA

Corriente de salida de DAC……………………. 30 mA

Temperatura de almacenamiento……………… – 65°C a +150°C

Temperatura de funcionamiento……………. – 40°C a +85°C

Lleve la temperatura (sec que suelda 10)…………. 300°C

Impedancia termal……………… 82°C/W del θJA de SSOP

La DESCRIPCIÓN GENERAL El AD9850 es un dispositivo altamente integrado que utiliza la tecnología avanzada del DDS juntada con un convertidor interno del rendimiento de alta velocidad, alto D/A y un comparador para formar una función completa, digital programable del generador del sintetizador y de reloj de la frecuencia. Cuando está referido a una fuente exacta del reloj, el AD9850 genera un espectral puro, frecuencia/fase programable, onda sinusoidal de la salida analógica. Esta onda sinusoidal se puede utilizar directamente como fuente de la frecuencia, o puede ser convertida a una onda cuadrada para los usos del generador del ágil-reloj. La base de alta velocidad innovadora del DDS de AD9850 proporciona una palabra de adaptación de la frecuencia de 32 bits, que da lugar a una resolución de adaptación de la salida de 0,0291 herzios para una entrada de reloj de referencia de 125 megaciclos. La arquitectura de circuito de AD9850 permite la generación de frecuencias de la salida de hasta una mitad de referencia de la frecuencia de reloj (o de 62,5 megaciclos), y la frecuencia de la salida se puede digital cambiar (asincrónicamente) hasta una tasa de hasta 23 millones de nuevas frecuencias por segundo. El dispositivo también proporciona cinco pedazos de la modulación de fase de control digital, que permite defasador de su salida en incrementos de 180°, el 90°, 45°, 22.5°,

Una parte de la lista común