DESCRIPCIÓN GENERAL
GL852 es las soluciones a estrenar del eje de la lógica de Genesys que cumplen completamente con la revisión 2,0 de la especificación del bus de serie universal. Esta serie incluye GL852.
GL852 integra un procesador de 8 bits del RISC para manipular los registros del control/de la situación y para responder a las peticiones del host USB. El firmware de GL852 controlará su entrada-salida (GPIO) de los fines generales para tener acceso al externo EEPROM y entonces responder al anfitrión el PID y el VID modificados para requisitos particulares configuraron en el externo EEPROM. Las configuraciones por defecto en la ROM interna de la máscara se responden al anfitrión sin tener externo EEROM. GL852 se diseña para los clientes con mucha flexibilidad. Los ajustes más complicados tales como PID, VID, y número de ajustes rio abajo de los puertos son alcanzados fácilmente programando el externo EEPROM (referencia. al capítulo 5).
Cada puerto rio abajo de GL852 apoya (verde/ámbar) LED de estados bicolores para indicar la situación normal/anormal.
Para cumplir completamente el requisito de funcionamiento, la serie GL852 es una solución múltiple del eje del TT para proveer de cada abajo puerto de corriente un TT. Con el TT dedicado en cada uno abajo el puerto de corriente, GL852 puede proporcionar el mejor funcionamiento incluso conecta con varios dispositivos completos/de poca velocidad y operaciones ancho de banda-consumidoras pesadas del funcionamiento concurrentemente.
| Nombre de producto |
Nombre de producto |
Modo del poder |
Ayuda del LED |
| GL852 |
64LQFP |
Individuo/cuadrilla |
Verde/ámbar |
| GL852 |
48LQFP |
Individuo/cuadrilla |
Verde/ámbar |
| GL852 |
48QFN |
Individuo/cuadrilla |
Verde/ámbar |
CARACTERÍSTICAS
• Obediente a la revisión 2,0 de la especificación del USB
puertos rio abajo del − 4
El puerto por aguas arriba del − apoya (HS) de alta velocidad y el tráfico de (FS) de la lleno-velocidad
Del − los puertos rio abajo apoyan el HS, el FS, y el tráfico de poca velocidad de (LS)
tubo del control del − 1 (punto final 0, carga útil de 64 datos del byte) y 1 tubo de la interrupción
(punto final 1, 1 carga útil de los datos del byte) − compatible con versiones anteriores a la revisión 1,1 de la especificación del USB
• microprocesador de 8 bits del En-microprocesador
− RISC-como arquitectura
Sistema de instrucción optimizado USB del −
Ejecución dual de la instrucción del ciclo del −
Funcionamiento del −: 6 MIPS @ de 12MHz
− con ROM interna RAM y 2K el byte de 64
− PID modificado para requisitos particulares ayuda, VID por el externo de lectura EEPROM
Configuración rio abajo del puerto de la ayuda del − por el externo de lectura EEPROM
• Traductor (MTT) de la transacción múltiple
El − MTT proporciona las lógicas respectivas del control del TT para cada puerto rio abajo. Esto es una mejor opción del funcionamiento para el eje del USB 2,0.
