Microprocesador del circuito integrado de AD9511BCPZ proveedor de oro de China del chip CI de la distribución de reloj de 1,2 gigahertz
CARACTERÍSTICAS
Base sincronizada en fase del lazo del ruido bajo de la fase
Frecuencias de la entrada de referencia a 250 megaciclos
Prescaler programable del dual-módulo
Corriente programable de (CP) de la bomba de carga
La fuente separada del CP (VCPS) prolonga la gama de adaptación
Dos 1,6 gigahertz, entradas de reloj diferenciado
5 divisores programables, 1 a 32, todos los números enteros
La fase selecciona para la salida-a-salida que el retraso grueso ajusta
independiente 3 salidas de 1,2 gigahertz LVPECL
Inquietud aditiva 225 fs rms de la salida
2 salidas de reloj de la independiente 800 MHz/250 megaciclo LVDS/CMOS
Inquietud aditiva 275 fs rms de la salida
El retraso fino ajusta en 1 salida de LVDS/CMOS
Puerto serial del control
Ventaja LFCSP del ahorro de espacio 48
USOS
Inquietud baja, distribución de reloj baja del ruido de la fase
ADC de alta velocidad de sincronización, DACs, DDSs, DDCs, DUCs, MxFEs
Transmisores-receptores de la radio del alto rendimiento
Instrumentación del alto rendimiento
Infraestructura de banda ancha
DESCRIPCIÓN GENERAL
El AD9511 proporciona una función de distribución de salida múltiple de reloj junto con una base del en-microprocesador PLL.
El diseño acentúa la inquietud y el ruido bajos de la fase para maximizar funcionamiento del convertidor de datos.
Otros usos con requisitos exigentes del ruido y de la inquietud de la fase también se benefician de esta partición.
La sección de PLL consiste en un divisor programable de la referencia (r); un detector de poco ruido (PFD) de la frecuencia de la fase; una bomba de carga de la precisión (CP); y un divisor programable de la reacción (n).
Conectando un externo VCXO o VCO con los pernos de CLK2/CLK2B, las frecuencias hasta 1,6 gigahertz se pueden sincronizar a la referencia de la entrada.
Hay cinco salidas de reloj independiente. Tres salidas son LVPECL (1,2 gigahertz), y dos son a elección como niveles de LVDS (800 megaciclos) o del Cmos (250 megaciclos).
Cada salida tiene un divisor programable que se pueda puentear o fijar a la divisoria por cualquier número entero hasta 32. La fase de una salida de reloj en relación con otra salida de reloj se puede variar mediante una función selecta de la fase del divisor que sirva como ajuste grueso de la sincronización.
Uno del LVDS/CMOS hace salir características un elemento de retraso programable con las gamas completas hasta 10 ns del retraso. Este bloque del retraso que ajusta tiene resolución de 5 pedazos, dando 32 retrasos posibles de los cuales elegir para cada ajuste completo.
El AD9511 se adapta idealmente para los usos de sincronización del convertidor de datos donde el funcionamiento máximo del convertidor se alcanza cerca codifica señales con la inquietud del subpicosecond. El AD9511 está disponible en 48 un avance LFCSP y se puede actuar desde una sola fuente de 3,3 V.
Un externo VCO, que requiere una gama extendida del voltaje, puede ser acomodado conectando la fuente de la bomba de carga (VCP) con 5,5 V. La gama de temperaturas es −40°C a +85°C.
Gama de temperaturas – 40°C a +85°C
