1. Descripción general
Los microcontroladores LPC2364/66/68 se basan en una CPU de 16 bits/de 32 bits de ARM7TDMI-S con
emulación en tiempo real que combina el microcontrolador con el kB hasta 512 de integrado
memoria Flash de alta velocidad. Un interfaz ancho de la memoria de 128 pedazos y un acelerador único
la arquitectura permite la ejecución de 32 bits del código a la tarifa máxima de reloj. Para crítico
el funcionamiento en las rutinas de servicio de la interrupción y los algoritmos de DSP, ésta aumenta funcionamiento
el hasta 30% sobre modo del pulgar. Para los usos críticos del tamaño de código, la alternativa de 16 bits
El modo del pulgar reduce código por más el de 30% con pena mínima del funcionamiento.
Los LPC2364/66/68 son ideales para los usos de comunicación serial multiusos. Ellos
incorpore regulador (MAC), dispositivo del acceso de Ethernet de 10/100 un medios de la velocidad completa del USB
con la punto final RAM de 4 kB, cuatro UARTs, dos PUEDEN los canales, un interfaz de SPI, dos
Puertos serie síncronos (SSP), tres interfaces de I2C, y un interfaz de I2S. Esta mezcla de
los interfaces de comunicaciones seriales combinaron con un en-microprocesador el oscilador interno de 4 megaciclos,
SRAM hasta 32 del kB, 16 kB SRAM para Ethernet, 8 kB SRAM para el USB y general
purpose el uso, así como 2 que el kB SRAM con pilas hace estos dispositivos muy bien
adaptado para las entradas de la comunicación y los conversores de protocolo. Diversos contadores de tiempo de 32 bits,
10 pedazo mejorado ADC, 10 pedazo DAC, una unidad de PWM, una unidad de control de la PODER, y hasta 70 rápidos
Las líneas de GPIO con hasta 12 afilan o los pernos sensibles llanos de la interrupción externa hacen éstos
microcontroladores particularmente convenientes para el control industrial y los sistemas médicos.
2. Ofrece el
Procesador del ♦ ARM7TDMI-S, corriendo en hasta 72 megaciclos.
♦ hasta memoria del programa del flash del en-microprocesador de 512 kB con el En-sistema que programa (ISP) y
En-uso que programa las capacidades de (IAP). La memoria de destello del programa está en el BRAZO
autobús urbano para el acceso de la CPU del alto rendimiento.
♦ 8/32 kB de SRAM en el autobús urbano del BRAZO para el acceso de la CPU del alto rendimiento.
kB SRAM del ♦ 16 para el interfaz de Ethernet. Puede también ser utilizado como SRAM de fines generales.
kB SRAM del ♦ 8 para el uso del acceso directo de memoria de los fines generales también accesible por el USB.
Sistema dual del ♦ AHB que prevé el acceso directo de memoria simultáneo de Ethernet, acceso directo de memoria del USB, y
ejecución de programa del flash del en-microprocesador sin el argumento entre esas funciones. A
el puente del autobús permite que el acceso directo de memoria de Ethernet tenga acceso al otro subsistema de AHB.
El ♦ avanzó el regulador de interrupción Vectored, apoyando hasta 32 interrupciones vectored.
Controlador dma de los fines generales AHB del ♦ (GPDMA) que se puede utilizar con el serial del SSP
interfaces, el puerto de I2S, y el puerto de la tarjeta de SD/MMC, así como para la memoria-a-memoria
transferencias.
3. de los usos
industrial del control del ♦
médico de los sistemas del ♦
del conversor de protocolo del ♦
Comunicaciones del ♦
