El BRAZO AT91 Pulgar-basó los microcontroladores
Características 
• 400 procesador del megaciclo ARM926EJ-S™ ARM® Thumb®
– Escondrijo de 32 datos de los kilobytes, escondrijo de la instrucción de 32 kilobytes, MMU
• Memorias – DDR2 banco DDR2/LPDDR, SDRAM/LPSDR del regulador 4
– Interfaz de autobús externo que apoya 4 el banco DDR2/LPDDR,
SDRAM/LPSDR, memorias estáticas, CompactFlash, flash de SLC NAND con el ECC
– Un 64-KByte SRAM interno,
acceso del solo-ciclo a la velocidad del sistema
o velocidad de procesador a través del interfaz de TCM
– Una ROM interna 64-KByte, integrando rutina de tirante
• Periférico
– El regulador del LCD que apoya STN y TFT exhibe hasta 1280*860
– ITU-R BT. 601/656 interfaz del sensor de la imagen
– Velocidad del dispositivo USB, velocidad del host USB
y velocidad completa del host USB con el transmisor-receptor de OnChip
– 10/100 regulador de Ethernet MAC de Mbps
– Dos anfitriones de la tarjeta de memoria de alta velocidad (SDIO, SDCard, MMC)
– AC'97 regulador – dos interfaces periféricos seriales maestro/satélite
– Contador de tiempo de 32 bits/contadores de dos Tres-canales
– Dos reguladores seriales síncronos (modo de I2S)
– regulador de 16 bits del Cuatro-canal PWM
– Dos interfaces de dos hilos
– Cuatro USARTs con ISO7816, IrDA, Manchester y los modos de SPI
– 8 pedazo ADC del canal 10 con la ayuda de la pantalla táctil de 4 alambres
Descripción
El ARM926EJ-S basó las características AT91SAM9G45 la combinación con frecuencia exigida de función de la interfaz de usuario y alta conectividad de la tarifa de datos, incluyendo regulador del LCD, pantalla táctil resistente, interfaz de la cámara, audio, Ethernet 10/100 y USB y SDIO de alta velocidad. Con el procesador corriendo en 400MHz y los periférico múltiples de la tarifa de datos de 100+ Mbps, el AT91SAM9G45 tiene el funcionamiento y el ancho de banda a los medios de la red o de almacenamiento local para proporcionar una experiencia adecuada del usuario.
El AT91SAM9G45 apoya la última generación los interfaces de memoria Flash de DDR2 y del NAND para el almacenamiento del programa y de datos. Una arquitectura de múltiples capas interna del autobús de 133 megaciclos se asoció a 37 canales de acceso directo de memoria, un interfaz de autobús externo dual y distribuyó memoria incluyendo 64 - el kilobyte SRAM que se puede configurar como memoria firmemente juntada (TCM) sostiene el alto ancho de banda requerido por el procesador y los periférico de alta velocidad.
La operación 1.8V o 3.3V de la ayuda de I/Os, que son independientemente configurables para el interfaz de la memoria y el I/Os periférico. Esta característica elimina totalmente la necesidad de cualquier desplazador llano externo. Además apoya 0,8 paquetes de la echada de la bola para la fabricación del PWB del bajo costo. El regulador de la gestión del poder AT91SAM9G45 ofrece bloquear eficiente del reloj y un consumo de energía de reducción al mínimo de la sección de la copia de seguridad de batería en modos activos y espera.
Después de un poder de VDDBU en reset, la configuración de defecto es RCEN = 1, OSC32EN = 0 y OSCSEL = 0 permitiendo que el sistema comience en el oscilador interno de RC. Los controles del programador por el software la transferencia lenta del reloj y deben tomar tan precauciones durante la fase de la transferencia.
