16-Channel, 1 MSPS, 12-Bit ADC con el secuenciador en 28-Lead TSSOP
CARACTERÍSTICAS
Tarifa rápida de la producción: 1 MSPS
Especificado para laDDde V de 2,7 V a 5,25 V
Energía baja a las tarifas máximas de la producción
máximo de 5,4 mW en el kSPS 870 con 3 fuentes de V
máximo de 12,5 mW en 1 MSPS con 5 fuentes de V
16 entradas (de terminación única) con el secuenciador
Ancho de banda amplio de la entrada
69,5 DB SNR en 50 kilociclos de frecuencia de la entrada
Poder flexible/gestión serial de la frecuencia de reloj
Ningunos retrasos de la tubería
Interfaz en serie de alta velocidad, SPI/QSPI™/MICROWIRE™/DSP compatible
Modo completo del cierre: 0,5 máximos del µA
28-lead TSSOP y 32 paquetes de la ventaja LFCSP
BLOQUE DIAGRAMA FUNCIONAL
DESCRIPCIÓN GENERAL
El AD7490 es una velocidad de 12 pedazos, energía baja, 16 canaliza, la aproximación sucesiva ADC. La pieza actúa desde fuente solo 2,7 de un alimentación de V a de 5,25 V y ofrece tarifas de la producción hasta 1 MSPS. La pieza contiene un amplificador de poco ruido, ancho del pista-y-control del ancho de banda que pueda manejar frecuencias de la entrada superior a 1 megaciclo.
El proceso de conversión y el de adquisición de datos son controlados usando el CS y la señal de reloj serial, permitiendo que el dispositivo interconecte fácilmente con los microprocesadores o DSPs. La señal de entrada se muestrea en el borde que cae del CS, y la conversión también se inicia a este punto. No hay retrasos de la tubería asociados a la partición.
El AD7490 utiliza técnicas de diseño avanzadas para alcanzar mismo la disipación de energía baja a las altas tarifas de la producción. Para las tarifas máximas de la producción, el AD7490 consume apenas 1,8 mA con 3 fuentes de V, y 2,5 mA con 5 fuentes de V.
Fijando los pedazos relevantes en el registro de control, la gama de la entrada análoga para la pieza se puede seleccionar para ser 0 V a REFIN entrado o 0 V a 2 entrada del × REFIN, con el binario recto o la codificación de la salida de dos complementos. El AD7490 ofrece 16 entradas análogas de terminación única con un secuenciador del canal para permitir que una selección preprogramada de canales sea convertida secuencialmente. El tiempo de la conversión es determinado por la frecuencia de SCLK porque éste también se utiliza como el reloj principal para controlar la conversión.
El AD7490 está disponible en 32 un avance LFCSP y 28 un paquete de la ventaja TSSOP.
PUNTOS CULMINANTES DEL PRODUCTO
1. El AD7490 ofrece tarifas de hasta 1 producción de MSPS. En la producción máxima con 3 fuentes de V, el AD7490
disipa apenas 5,4 mW de poder.
2. Una secuencia de canales puede ser seleccionada, a través de los cuales el AD7490 completa un ciclo y convierte.
3. El AD7490 actúa desde solo 2,7 una fuente de V a de 5,25 V. La función de VDRIVE permite la interfaz en serie
para conectar directamente con 3 V o la independiente de 5 de V sistemas de procesador de VDD.
4. El índice de conversión es determinado por el reloj serial, permitiendo que el tiempo de la conversión sea reducido a través
el aumento serial de la frecuencia de reloj. La pieza también ofrece diversos modos del cierre para maximizar eficacia de poder
a tarifas más bajas de la producción. El consumo de energía es 0,5 µA, máximo, cuando en cierre completo.
5. La pieza ofrece una aproximación sucesiva estándar ADC con el control exacto del instante de muestreo vía
un CS entró y una vez de control de la conversión.
GRADOS MÁXIMOS ABSOLUTOS TA = 25°C, a menos que se indicare en forma diferente.
| Grado del parámetro |
|
VDD a la tierra V de −0.3 V a +7
VIMPULSIÓN a la tierra −0.3 V a VDD + 0,3 V
Voltaje de entrada análoga a la tierra −0.3 V a VDD + 0,3 V
Voltaje de entrada de Digitaces a la tierra V de −0.3 V a +7
Voltaje de salida de Digitaces a la tierra −0.3 V a VDD + 0,3 V
ReferenciaADENTRO a la tierra −0.3 V a VDD + 0,3 V
La corriente de entrada a cualquier Pin excepto suministra1 ±10 mA
Gamas de temperaturas de funcionamiento
(Versión de B) −40°C comercial a +85°C
Gama de temperaturas −65°C de almacenamiento a +150°C
Temperatura de empalme 150°C
LFCSP, paquete de TSSOP, disipación de poder 450 mW
impedancia termal 108.2°C/W (LFCSP) del θJA
97.9°C/W (TSSOP)
impedancia termal 32.71°C/W (LFCSP) del θJC
14°C/W (TSSOP)
Temperatura de la ventaja, soldando
Fase de vapor (60 sec) 215°C
(Sec 15) 220°C infrarrojo
ESD 1 kilovoltio
|
Las corrientes transitorias 1 de hasta 100 mA no causan el cierre-para arriba del SCR.
Las tensiones sobre ésas enumeradas bajo grados máximos absolutos pueden causar daño permanente al dispositivo. Esto es una tensión que valora solamente; la operación funcional del dispositivo en éstos o de ninguna otra condiciones sobre ésos indicados en la sección operativa de esta especificación no se implica. La exposición a las condiciones del grado máximo absoluto por períodos extendidos puede afectar a confiabilidad del dispositivo.
TIPOS DE CONEXIÓN Y DESCRIPCIONES DE LA FUNCIÓN
Descripciones de la función del Pin
|
Pin no.
Descripción de la mnemónica de TSSOP LFCSP
|
|
microprocesador del CS 20 18 selecto. Entrada baja activa de la lógica. Esta entrada proporciona el dual
función de iniciar conversiones en el AD7490 y también
enmarca la transferencia de datos seriales.
referencia 23 21EN la entrada de referencia para el AD7490. Una referencia externa debe
apliqúese a esta entrada. La gama del voltaje para el externo
la referencia es el ± el 1% de 2,5 V para el funcionamiento especificado.
entrada de la fuente de alimentaciónde laDD de 22 20 V. La gamade laDD de V para el AD7490 es de
2,7 V a 5,25 V. Para los 0 V a la referencia de 2 ×EN gama, laDDde V debe
sea a partir de 4,75 V a 5,25 V.
14, 21, 24 12, 19, tierra del análogo de 22 AGND. Punto de referencia de tierra para todo el conjunto de circuitos en
AD7490. Todas las señales de entrada análoga/digital y cualquier externo
la señal de referencia se debe referir este voltaje de AGND.
Todos los pernos de AGND se deben conectar juntos.
13 a 5, 11 a 9, VIN0 a la entrada análoga 0 de VIN15 a través de la entrada análoga 15. Dieciséis de terminación única
3 a 1, 7 a 2, canales de entrada análoga que se multiplexan en encendido el microprocesador
28 a 25 31 a 26, pista-y-control. El canal de entrada análoga que se convertirá es
24 seleccionado usando los pedazos ADD3 de la dirección con ADD0 de
el registro de control. Los pedazos de la dirección, conjuntamente con
SEQ y SOMBREE los pedazos, permiten que el registro de la secuencia sea
programado. La gama de la entrada para todos los canales de entrada puede
extienda a partir de 0 V a de REFIN o de 0 V 2 al × REFIN según lo seleccionado
vía la GAMA mordió en el registro de control. Cualquier entrada inusitada
los canales se deben conectar con AGND para evitar ruido
recogida.
19 17 datos del estruendo adentro. Entrada de la lógica. Datos que se escribirán al registro de control
del AD7490 se proporciona en esta entrada y se registra en
el registro en el borde que cae de SCLK (véase el control
Registre la sección).
15 13 datos de DOUT hacia fuera. Salida de la lógica. El resultado de la conversión del
AD7490 se proporciona en esta salida como una secuencia de datos serial.
Los pedazos se registran hacia fuera en el borde que cae del SCLK
entrada. La secuencia de datos consiste en cuatro pedazos de la dirección
indicando qué canal corresponde el resultado de la conversión
a, seguido por los 12 pedazos de los datos de la conversión, que es
proporcionado por MSB primero. La codificación de la salida se puede seleccionar como
el binario recto o el complemento dos vía la CODIFICACIÓN mordió adentro
el registro de control.
reloj del serial de 16 14 SCLK. Entrada de la lógica. SCLK proporciona el reloj serial para
datos de acceso de la partición. Esta entrada de reloj también se utiliza
como la fuente del reloj para el proceso de conversión del
AD7490.
entrada de la fuente de alimentaciónde la lógica de laIMPULSIÓN de 17 15 V. El voltaje suministrado en este perno
determina en qué voltaje la interfaz en serie del
AD7490 actúa.
Cojín expuesto EPAD N/A del EP. Connect expuso el cojín a la tierra.
|
