
Add to Cart
Características
■ de alto rendimiento, dispositivos de lógica programable EEPROM-basados (PLDs) basado en arquitectura de segunda generación de MAX®
programabilidad (ISP) del en-sistema del ■ 5.0-V a través del interfaz común disponible en dispositivos del max 7000S – conjunto de circuitos de (JTAG) del grupo de acción de prueba del estándar 1149,1 incorporados de IEEE de la ISP compatible con el estándar 1532 de IEEE
El ■ incluye los dispositivos de 5.0-V max 7000 y los dispositivos ISP-basados 5.0-V del max 7000S
Conjunto de circuitos incorporado de (BST) de la prueba de la límite-exploración del ■ JTAG en dispositivos de MAX7000S con 128 o más macrocells
Familia completa del ■ EPLD con las densidades de la lógica que se extienden de 600 a 5.000 puertas usables (véase los cuadros 1 y 2)
la lógica del perno-a-perno del ns del ■ 5 retrasa con hasta las frecuencias contrarias 175.4-MHz (interconexión incluyendo)
dispositivos PCI-obedientes del ■ disponibles
Bloque diagrama del dispositivo EPM7032, EPM7064 y EPM7096 del cuadro 1.
Seguridad del diseño
Todos los dispositivos del max 7000 contienen una seguridad programable mordidos que acceso de los controles a los datos programados en el dispositivo. Cuando se programa este pedazo, un diseño propietario ejecutado en el dispositivo no puede ser copiado o ser recuperado. Esta característica proporciona un de alto nivel de la seguridad del diseño porque los datos programados dentro de las células de EEPROM son invisibles. La seguridad mordió que los controles esta función, así como el resto de los datos programados, están reajustados solamente cuando se reprograma el dispositivo.