TUSB3410 USB AL REGULADOR DEL PUERTO SERIE
descripción 1.Controller
El TUSB3410 proporciona el enlace entre un puerto de USB y un puerto serie aumentado de UART. El TUSB3410 contiene toda la lógica necesaria para comunicar con el equipo host usando el autobús del USB. Contiene una unidad de 8052 microcontroladores (MCU) con los bytes 16K de RAM que se pueden cargar del anfitrión o de memoria a bordo externa vía un autobúsde I2 C. También contiene los bytes 10K de la ROM que permiten que el MCU configure el puerto de USB en el tiempo de la bota. El código de la ROM también contiene un cargadorde bota de I2 C. Todo el dispositivo funciona por ejemplo el comando que descifra, disposición del USB de UART, y la información de error es manejada por el firmware interno de MCU bajo los auspicios del anfitrión de la PC.
El TUSB3410 se puede utilizar para construir un interfaz entre un dispositivo periférico serial de la herencia y una PC con los puertos de USB, tales como una PC herencia-libre. Una vez que están configurados, los flujos de datos del anfitrión al TUSB3410 vía el USB HACIA FUERA ordenan y entonces hacia fuera del TUSB3410 en la línea de SOUT. Inversamente, flujos de datos en el TUSB3410 en la línea del PECADO y entonces en el anfitrión vía el USB EN comandos.
Cuadro 1-1. Flujo de datos
Cuadro 1-2. Bloque diagrama USB-a-serial del regulador (del monocanal)
2. Características principales
2,1 características del USB
• Completamente obediente con especificaciones de la velocidad completa del USB 2,0
• Apoya la tarifa de datos USB 12-Mbps (la velocidad completa)
• Las ayudas USB suspenden, reanudan, y las operaciones remotas de la atención
• Ayudas dos modos de la fuente de energía:
– modo Autobús-accionado
– Modo autopropulsado
• Puede apoyar un total de 3 (interrupción, bulto) puntos finales entradas y 3 hechas salir
2,2 características generales
• Microcontrolador integrado 8052 con
– 256 × 8 RAM para los datos internos
– 10K ROM del × 8 (con el cargador de bota del USB y de I2C)
– 16K × 8 RAM para el espacio del código cargable del anfitrión o del puerto de I2C
– 2K × 8 RAM compartido usado para los almacenadores intermediarios de datos y los bloques (EDB) del descriptor de la punto final
– Cuatro pernos de GPIO a partir el 8052 del puerto 3
– Regulador principal de I2C para el acceso del dispositivo de EEPROM
– MCU actúa en 24 megaciclos que proporcionan 2 MIPS de operación
– reloj de vigilancia de 128 ms
• Controlador dma de dos vías incorporado para la entrada-salida del bulto de USB/UART
• Actúa desde un cristal 12-MHz
• Las ayudas USB suspenden y reanudan
• Apoya el telecontrol para despertar
• Disponible en 32 el perno LQFP
• la operación 3.3-V con voltaje de funcionamiento de la base 1.8-V proporcionó por el regulador de voltaje del en-microprocesador 1.8-V
2,3 aumentó las características de UART
• Control de flujo de software/del soporte físico:
– Caracteres programables de Xon/Xoff
– Auto-RTS/DTR y Auto-CTS/DSR programables
• Control automático del transmisor-receptor de RS485-bus, con y sin eco
• Modo a elección de IrDA para la transferencia de hasta 115,2 Kbps
• Baudio a elección de la velocidad del software de 50 a 921,6 k
• Características programables del serial-interfaz
– 5, 6, 7, o de 8 bits caracteres
– Detección incluso, ninguna del paridad-pedazo generación impares, o y
– 1, 1,5-, o generación del pedazo 2-Stop
• Generación y detección 2-2 del salto de línea
• Capacidades internas de la prueba y del lazo-detrás
• el Módem-control funciona (CTS, RTS, DSR, DTR, RI, y DCD)
• Capacidad interna de los diagnósticos
– Control del Loopback para el aislamiento de la vínculo-falta de las comunicaciones
– Rotura, paridad, sobrante, simulación del enmarcar-error
2,4 información de Pinout
Cuadro 2-1. Funciones terminales
| TERMINAL |
Entrada-salida |
DESCRIPCIÓN |
| NOMBRE |
NO. |
| CLKOUT |
22 |
O |
Salida de reloj (controlada por CLKOUTEN y CLKSLCT en registro de MODECNFG (véase la sección 5.1.5 y la nota 1) |
| CTS |
13 |
I |
UART: El claro a envía (véase la nota 4) |
| DCD |
15 |
I |
UART: El soporte detecta (véase la nota 4) |
| DM |
7 |
Entrada-salida |
Datos diferenciados por aguas arriba del puerto de USB menos |
| DP |
6 |
Entrada-salida |
Datos diferenciados por aguas arriba del puerto de USB más |
| DSR |
14 |
I |
UART: Conjunto de datos listo (véase la nota 4) |
| DTR |
21 |
O |
UART: Listo terminal de datos (véase la nota 1) |
| Tierra |
8, 18, 28 |
Tierra |
Tierra de Digitaces |
| P3.0 |
32 |
Entrada-salida |
Port-3.0 (véase las notas 3, 4, 5, y 8) |
| P3.1 |
31 |
Entrada-salida |
Port-3.1 (véase las notas 3, 4, 5, y 8) |
| P3.3 |
30 |
Entrada-salida |
Port-3.3 (véase las notas 3, 4, 5, y 8) |
| P3.4 |
29 |
Entrada-salida |
Port-3.4 (véase las notas 3, 4, 5, y 8) |
| PUR |
5 |
O |
Levante la conexión del resistor (véase la nota 2) |
| RESET |
9 |
I |
Señal de reset principal del regulador (véase la nota 4) |
| RI/CP |
16 |
I |
UART: Indicador del anillo (véase la nota 4) |
| RTS |
20 |
O |
UART: Pida para enviar (véase la nota 1) |
| LCC |
11 |
O |
Domine el reguladorde I2 C: señal de reloj (véase la nota 1) |
| SDA |
10 |
Entrada-salida |
Domine el reguladorde I2 C: señal de datos (véase las notas 1 y 5) |
| SIN/IR_SIN |
17 |
I |
UART: Entrada de datos seriales serial de los datos de entrada/IR (véase la nota 6) |
| SOUT/IR_SOUT |
19 |
O |
UART: Salida de datos seriales serial de los datos de salida/IR (véase la nota 7) |
| SUSPENDA |
2 |
O |
Suspenda la señal de la condición (véase la nota 3) |
| TEST0 |
23 |
I |
Pruebe la entrada (para la prueba de fábrica solamente) (véase la nota 5) |
| TEST1 |
24 |
I |
Pruebe la entrada (para la prueba de fábrica solamente) (véase la nota 5) |
| VCC |
3, 25 |
PWR |
3,3 V |
| VDD18 |
4 |
PWR |
fuente 1.8-V. Un regulador de voltaje interno genera este voltaje de fuente cuando se afirma el terminal VREGEN. Cuando VREGEN deasserted, 1,8 V se deben suministrar externamente. |
| VREGEN |
1 |
I |
Este terminal activo-bajo se utiliza para permitir el 3.3-V al regulador de voltaje 1.8-V en la base. |
| ATENCIÓN |
12 |
I |
Perno para despertar remoto de la petición. Cuando es bajo, despierta el sistema (véase la nota 5) |
| X1/CLKI |
27 |
I |
entrada cristalina 12-MHz o entrada de reloj |
| X2 |
26 |
O |
salida del cristal 12-MHz |
NOTAS:
1. 3-state Cmos hecho salir (impulsión/fregadero de ±4-mA)
2. 3-state Cmos hecho salir (impulsión/fregadero de ±8-mA)
3. 3-state Cmos hecho salir (impulsión/fregadero de ±12-mA)
4. TTL-compatible, entrada de la histéresis
5. TTL-compatible, entrada de la histéresis, con pullup interno del active 100-µA
6. entrada TTL-compatible sin histéresis, con pullup interno del active 100-µA
7. Modo normal o del IR: 3 estado Cmos hecho salir (impulsión/fregadero de ±4-mA)
8. El MCU trata las salidas como el dren abierto mecanografía adentro que la salida se puede conducir bajo continuamente, pero un de alto rendimiento se conduce para dos ciclos de reloj y entonces la salida tristated.
