La placa de circuito eléctrica salta 75ALS180 de alta velocidad SN75ALS180
PARES DIFERENCIADOS DEL CONDUCTOR Y DEL RECEPTOR DE 75ALS180 SN75ALS180
CARACTERÍSTICAS
Cumpla o exceda los requisitos del † y de la recomendación V.11 de TIA/EIA-422-B, de TIA/EIA-485-A del ITU
Conjunto de circuitos de baja potencia avanzado de alta velocidad de Schottky
Diseñado para la operación 25-Mbaud en usos seriales y paralelos
Posición oblicua baja entre los dispositivos… 6 ns máximos
Requisitos Fuente-actuales bajos… 30 mA de máximo
Pernos de la entrada-salida individual del conductor y del receptor con VCC dual y tierra dual
Gamas positivas y negativas anchas del voltaje del autobús de la entrada-salida
Capacidad de salida del conductor… ±60 mA
Protección termal del cierre
Limitación del positivo del conductor y Negativo-actual
Impedancia de entrada del receptor… sensibilidad de entrada mínima… ±200 milivoltio del receptor de 12 kΩ máxima
Tipo de la histéresis… 60 milivoltio de la entrada del receptor
Actúe desde una sola fuente 5-V
Protección Interferencia-libre del ciclo inicial y del poder-Abajo
descripción/información el ordenar
Los pares diferenciados del conductor SN65ALS180 y SN75ALS180 y del receptor son circuitos integrados diseñados para de comunicación de datos bidireccional en líneas de múltiples puntos de la autobús-transmisión. Se diseñan para las líneas de transmisión equilibradas y resuelven la recomendación V.11 de TIA/EIA-422-B, de TIA/EIA-485-A, y del ITU.
Los SN65ALS180 y los SN75ALS180 combinan una línea diferenciada conductor de 3 estados y una linea de entrada diferenciada receptor, que actúan desde una sola fuente de alimentación 5-V. El conductor y el receptor tienen activo-alto y activo-bajo permite, respectivamente, que se puede conectar junto externamente con la función como control de la dirección. Las salidas diferenciadas del conductor y las entradas diferenciadas del receptor están conectadas con los terminales separados para la mayor flexibilidad y diseñadas para ofrecer el cargamento mínimo al autobús cuando el conductor es discapacitado o VCC = 0. Estos puertos ofrecen las gamas positivas y negativas anchas del voltaje del común-modo, haciendo el dispositivo conveniente para los usos de la línea del partido.
| PARÁMETRO |
CONDICIONES DE PRUEBA |
TIPO MÍNIMO ‡ MAX |
UNIDAD |
| tiempo de retraso de la salida diferenciada de TD (OD) |
RL = 54 el Ω, CL = 50 PF, véase el cuadro 3 |
3 8 13 |
ns |
| Posición oblicua del pulso ( TD (ODH) – de TD (ODL)) |
RL = 54 el Ω, CL = 50 PF, véase el cuadro 3 |
1 6 |
ns |
| tiempo de transición de la salida diferenciada del tt (OD) |
RL = 54 el Ω, CL = 50 PF, véase el cuadro 3 |
3 8 13 |
ns |
| la salida del tPZH permite tiempo a de alto nivel |
RL = el Ω 110, véase el cuadro 4 |
23 50 |
ns |
| la salida del tPZL permite tiempo a bajo |
RL = el Ω 110, véase el cuadro 5 |
19 24 |
ns |
| tiempo de neutralización de salida del tPHZ de alto nivel |
RL = el Ω 110, véase el cuadro 4 |
8 13 |
ns |
| tiempo de neutralización de salida del tPLZ de bajo |
RL = el Ω 110, véase el cuadro 5 |
8 13 |
ns |
El ‡ todos los valores típicos está en VCC = 5 V y TA = 25°C
